[发明专利]一种斜孔刻蚀方法

说明书

本发明涉及一种斜孔刻蚀方法，其包括下述步骤：S1，采用可提高沉积速率与刻蚀速率之比的第一偏压功率，刻蚀硅片至第一预设深度，用以降低在斜孔侧壁的顶部形成的碗状形貌的厚度；S2，采用第二偏压功率，继续刻蚀硅片至第二预设深度，且第二偏压功率大于第一偏压功率，用以提高刻蚀速率。上述斜孔刻蚀方法可以在较短的时间内刻蚀出顶部碗状形貌较小的斜孔，从而提高了斜孔刻蚀的效率，并改善了斜孔侧壁的形貌。

技术领域

本发明涉及半导体加工技术领域，具体地，涉及一种斜孔刻蚀方法。

背景技术

硅通孔（Through Silicon Via，以下简称为TSV）技术是一种芯片互连技术，其用于实现芯片与芯片之间、晶圆和晶圆之间以及芯片与晶圆之间的线路导通。TSV技术能够使芯片体积在三维方向得到延伸，从而可以减小封装产品的外形尺寸，增大封装产品的结构密度，进而可以在实现更多的功能、更优越的性能的同时，保持更低的成本。

TSV封装工艺一般包括下述工序：①晶圆减薄，②粘结技术，③通孔制作，④电隔离层覆盖，⑤阻挡层清除，⑥金属化。其中，通孔的制作是非常关键的一个工序，制作获得的通孔的侧壁形状一般垂直于通孔的底部或相对于通孔的底部倾斜，分别如图1和图2所示；而根据通孔侧壁形状的不同，可以将TSV封装工艺分为垂直式TSV工艺和倾角式TSV工艺。

具体地，在垂直式TSV工艺中，一般通过博世（Bosch）工艺制作侧壁垂直于底部的通孔，即：在刻蚀过程中快速循环地交替进行刻蚀作业和沉积作业，将硅片1刻蚀至所需的深度，从而获得侧壁与底部垂直的通孔2，如图1所示。

在倾角式TSV工艺中，一般采用常规的刻蚀方法制作侧壁相对于底部倾斜的通孔，即：采用单步工艺的方式一次性完成预设的刻蚀深度，具体地，在刻蚀过程中，同时向反应腔室内通入刻蚀气体和沉积气体，以使刻蚀作业和沉积作业同时进行，并且，通过工艺程序控制刻蚀气体和沉积气体的比例，实现对刻蚀速率与沉积速率之比的控制，从而获得有利于后续沉积工艺的倾角式通孔3，如图2所示。典型的工艺参数可以为：腔室压力为100mT，激励功率为2000W，偏压功率为20W，腔室温度为5℃，刻蚀气体为SF₆，其流量为700sccm，沉积气体为C₄F₈，其流量为100sccm，辅助气体为O₂，其流量为50sccm，在此情况下，可以获得如图3所示的通孔。

但是，在实际应用中，由于刻蚀速率和沉积速率之比不易控制，容易导致通孔顶部区域的刻蚀速率大于沉积速率，进而导致通孔顶部形成碗状（Bowing）形貌；同时，在通孔顶部的开口尺寸较小时，由于掩膜阻挡，通孔顶部会形成流场静止区，这样会降低通孔顶部区域的沉积速率，进一步增大通孔顶部区域的Bowing形貌，如图3所示，还会使通孔侧壁上的粗糙度随之增加。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种斜孔刻蚀方法，其可以在较短的时间内在硅片上刻蚀出碗状形貌的厚度较小的斜孔。

为实现本发明的目的而提供一种斜孔刻蚀方法，包括下述步骤：S1，采用可提高沉积速率与刻蚀速率之比的第一偏压功率，刻蚀硅片至第一预设深度，用以降低在斜孔侧壁的顶部形成的碗状形貌的厚度；S2，采用第二偏压功率，继续刻蚀硅片至第二预设深度，且所述第二偏压功率大于所述第一偏压功率，用以提高刻蚀速率。

其中，所述第二预设深度大于预设的所述斜孔的目标深度；并且在所述步骤S2之后，还包括步骤S3，自所述硅片的上表面对所述硅片的厚度进行整体减薄，以使所述斜孔的深度达到所述斜孔的目标深度。

其中，对所述硅片减薄的厚度大于或等于斜孔刻蚀过程中形成的碗状形貌的厚度。

其中，步骤S1中，所述第一偏压功率的取值范围为0～10W。

其中，步骤S2中，所述第二偏压功率的取值范围为10～30W。