[发明专利]半导体结构与静电放电防护电路

说明书

技术领域

本发明是有关于一种半导体结构，且特别是有关于一种半导体结构及一种静电放电防护电路。

背景技术

半导体装置被使用于许多产品之中，例如MP3播放器、数码相机、计算机等等的元件中。随着应用的增加，对于半导体装置的需求也趋向较小的尺寸、较大的电路密度。在近几十年间，半导体业界持续缩小半导体装置的尺寸，并同时改善速率、效能、密度及集成电路的单位成本。

近年节省能源IC为半导体装置发展重点之一，能源管理IC常用LDMOS或EDMOS作为开关。举例来说，为了提高半导体装置例如横向双扩散金属氧化物半导体(LDMOS)或延伸漏极金属氧化物半导体(EDMOS)的崩溃电压(breakdown voltage；BVdss)，一种方法是降低漏极区的掺杂浓度或增加漂移长度。

静电放电(ESD)是不同物体与静电电荷累积之间静电电荷转移的现象。ESD发生的时间非常的短暂，只在几个纳米秒的程度之内。ESD事件中产生非常高的电流，且电流值通常系几安培。因此，一旦ESD产生的电流流过半导体装置，半导体装置通常会由于高能量的密度而被损坏。故当通过机械、人体在半导体装置中产生静电电荷时，ESD防护装置必须提供放电路径以避免半导体装置受到损坏。

发明内容

根据一实施例，公开一种半导体结构，包括一装置结构，包括一第一阱区、一第二阱区、一源极、一漏极、一延伸掺杂区、与一栅极。第二阱区具有相反于第一阱区的导电型。漏极具有与源极相同的导电型。源极与漏极分别形成在第一阱区与第二阱区中。延伸掺杂区邻接漏区并延伸至漏极的下方，且具有与漏极相同的导电型。栅极配置在第一阱区上。

根据另一实施例，公开一种静电放电防护电路，包括一第一金属氧化物半导体装置与一第二金属氧化物半导体装置。第一金属氧化物半导体装置与第二金属氧化物半导体装置各包括一源极、一漏极、一有源基体与一栅极。栅极配置于源极与漏极之间的有源基体上。一较高电压端耦接至第一金属氧化物半导体装置与第二金属氧化物半导体装置的漏极。一较低电压端耦接至第一金属氧化物半导体装置的源极与栅极。第一金属氧化物半导体装置的有源基体耦接至第二金属氧化物半导体装置的源极。

根据又另一实施例，公开一种半导体结构，包括一第一装置结构与一第二装置结构。第一装置结构与一第二装置结构各包括一第一阱区及/或一第二阱区、一源极、一漏极、与一栅极。源极与漏极的导电型相同于第二阱区，并相反于第一阱区。栅极配置在源极与漏极之间的第一阱区上。第一装置结构的源极、第二装置结构的源极与漏极配置在共享的第一阱区中。

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1绘示根据一实施例的半导体结构的剖面示意图。

图2绘示根据一实施例的半导体结构的上视图。

图3绘示根据一实施例的静电放电防护电路。

图4绘示根据一实施例的半导体结构的剖面示意图。

图5绘示根据一实施例的半导体结构的剖面示意图。

图6绘示根据一实施例的半导体结构的剖面示意图。

图7绘示根据一实施例的静电放电防护电路

图8绘示根据一实施例的半导体结构的剖面示意图。

【符号说明】

102：第一装置结构

104：第一阱区

106：第二阱区

108：源极

110：漏极

112：栅极

114：延伸掺杂区

116：掺杂接触

118：半导体基底

120：栅介电质

122：栅电极

124：较薄介电部分

126：较厚介电部分

128：第二装置结构

130：源极

132：漏极

134：栅极

136：掺杂接触

138：栅介电质

140：栅电极

142：导电接触

144：隔离结构

146：电阻

148：电容

150、156：介电层

152、154：导电膜

158：较高电压端

160：较低电压端

162：有源基体

164、166：电极

168、768：节点

170：有源基体

172：节点