[发明专利]一种鳍型半导体结构及其成型方法

说明书

技术领域

本发明涉及半导体设计及其制造技术领域，具体来说，涉及一种鳍型半导体结构及其形成方法。

背景技术

FinFET称为鳍式场效晶体管(Fin Field-Effect TransistorFinFET)，是一种新的互补式金氧半导体(CMOS)晶体管。Fin是鱼鳍的意思，FinFET命名根据晶体管的形状与鱼鳍相似性，其他类似的名称包括Tri-gate MOS等。

FinFET是源自于目前传统标准的场效晶体管(Field-Effect TransistorFET)的一项创新设计。在传统晶体管结构中控制电流通过的闸门只能在闸门的一侧控制电路的接通与断开，属于平面的架构。在FinFET的架构中，闸门成类似鱼鳍的叉状3D架构，可于电路的两侧控制电路的接通与断开。和传统晶体管相比，这种设计可以改善电路控制也可以大幅缩短晶体管的闸长。

然而，常规FinFET由于衬底结构自身的特点，其源区漏区之间存在漏电流会通过衬底传导的问题，由于闸长较短，有时会产生较大的漏电流。另外，源漏和衬底之间也存在电容较高的问题。

所以，需要提出一种能够减小源漏区之间的漏电流，进一步改善栅极控制能力的鳍式场效晶体管。

发明内容

本发明为了至少解决上述存在的技术缺陷之一，提出了一种鳍型半导体结构以及制造这种半导体结构的方法。本发明提供的鳍型半导体结构能够进一步减少源漏区之间的漏电流，并增强栅极的控制能力，有效提高半导体器件的性能、延长寿命。

本发明提出的半导体结构包括：具有下部衬底和鳍片部的鳍型衬底，，形成在鳍片部上的源区和漏区，形成在所述源区和漏区之间横跨在鳍片部上的栅极结构，栅极结构下方的鳍片部为沟道，形成在所述鳍片部两侧且位于栅极结构下方的浅沟道隔离，以及形成在所述鳍片部中的隔离区。所述鳍片部两端的截面为长方形形状为基本长方体型，或者所述鳍片部两端的截面为形状为基本三棱柱型三角形。鳍片部的顶面是圆滑的曲面，顶面的宽度为1-10纳米。所述结构还包括位于所述栅极结构的两侧的侧墙。

其中，隔离区可以基本位于源区下方；和/或基本位于漏区下方；和/或基本位于栅极结构下方。例如，隔离区只位于漏区下方的鳍片部内；隔离区位于漏区和栅极结构下方的鳍片部内；隔离区位于栅极结构的下方，隔离区长度与栅极结构的长度相等或者长度小于栅极结构的长度；鳍片部中存在多个长度较短的短隔离区，所述短隔离区的长度小于鳍片部宽度的4倍。

所述隔离区的材料为SiO₂和/或HfO₂，厚度为5-20nm。特别的，所述隔离区的长度小于鳍片部宽度的4倍。

所述半导体结构还包括形成于鳍片部内的牺牲区，所述隔离区形成在所述牺牲区中，所述牺牲区从鳍片部的两侧露出。所述牺牲区是贯穿鳍片部的牺牲层，或者所述牺牲区是一个或多个牺牲块，其厚度5-50nm。

所述鳍片部还包括上鳍片部、牺牲区和下鳍片部。所述上鳍片部为具有圆角的基本长方体形或者圆柱形。所述下鳍片部的材料是Si、牺牲区的材料是SiGe、上鳍片部的材料是Si；或者所述下鳍片部的材料是Si，牺牲区的材料是SiGe，上鳍片部的材料是Ge含量比牺牲区低10%的SiGe。特别的，所述牺牲区的材料是Ge含量40%的SiGe，所述上鳍片部的材料是Ge含量30%的SiGe。

当所述上鳍片部的材料是Si时，鳍片部的表面还具有SiGe外延层，SiGe外延层外还可以具有一Si外延层；当所述上鳍片部的材料是SiGe时，鳍片部的表面具有一Si外延层。Si外延层的厚度小于5纳米。

另外，所浅沟道隔离的上表面低于隔离区的上表面。所述隔离区的两侧具有回切区，所述回切区相对于鳍片部两侧面缩进的距离小于鳍片部宽度的四分之一。回切区与鳍片部接触的位置可以具有圆滑的曲面。所述栅极结构覆盖浅沟道隔离的上表面和回切区回切区的表面，并向鳍片部内侧包围。

本发明还提供了一种集成芯片，这种集成芯片集成了本发明本发明提供的鳍型半导体结构和无隔离区鳍型半导体结构。所述无隔离区鳍型半导体结构包括：具有下部衬底和鳍片部的鳍型衬底，形成在鳍片部上的源区和漏区，形成在所述源区和漏区之间横跨在鳍片部上的栅极结构，栅极结构下方的鳍片部为沟道，以及形成在所述鳍片部两侧的浅沟道隔离。所述我隔离区鳍型半导体结构包括形成与鳍片部内的牺牲区，所述牺牲区从鳍片部的两侧露出。

本发明另一方面还提出一种鳍型半导体器件的形成方法，所述方法包括：

步骤A、提供一衬底，形成具有下部衬底和鳍片部的鳍型衬底，所述鳍片部包含牺牲区；