[发明专利]硅通孔形成方法

说明书

一种硅通孔形成方法，包括：提供半导体衬底，所述半导体衬底具有相对的第一表面和第二表面，所述第一表面上具有绝缘层；沿所述半导体衬底的第二表面蚀刻所述半导体衬底，直至在所述半导体衬底内形成开口；在所述开口的侧壁形成保护层；以所述保护层为掩模，采用各向异性湿法刻蚀工艺沿所述开口蚀刻所述半导体衬底至暴露所述绝缘层表面，形成通孔。所述形成方法能够防止通孔形成过程中出现底角缺口现象，提高所形成的硅通孔的质量。

技术领域

本发明涉及半导体制造领域，尤其涉及一种硅通孔形成方法。

背景技术

在集成电路中，通常要求刻蚀工艺具有高纵横比、竖直（侧壁）轮廓、较佳的特征尺寸控制和较高的刻蚀均一性等特点，以满足生产制作要求。然而随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高。同时用户对高性能低耗电的要求不断提高。在这种情况下，靠进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，二维互连线的电阻电容（RC）延迟逐渐成为限制半导体芯片性能提高的瓶颈。

硅通孔（Through Silicon Via，TSV）工艺通过在晶圆中形成金属立柱，并配以金属凸点，可以实现晶圆（芯片）之间或芯片与基板间直接的三维互连，这样可以弥补传统半导体芯片二维布线的局限性。这种互连方式与传统的堆叠技术如键合技术相比具有三维方向堆叠密度大、封装后外形尺寸小等优点，从而大大提高芯片的速度并降低功耗。因此，TSV技术已经被广泛认为是继键合、载带焊和倒装芯片之后的第四代封装技术，将逐渐成为高密度封装领域的主流技术。

图1至图3示出了现有采用硅通孔的半导体器件封装过程示意图。

请参考图1，提供硅衬底110，硅衬底110上制作有例如图像传感器等半导体器件，硅衬底110其中的一个表面上具有层间介质层111，层间介质层111表面上具有金属铝线112，硅衬底110通过胶120连接至玻璃130。

请参考图2，现有形成方法通常采用等离子刻蚀工艺蚀刻硅衬底110形成通孔113，通孔113底部暴露层间介质层111。

请参考图3，图3为图2所示通孔113的局部放大图，现有硅通孔形成方法形成通孔113时，易在通孔113底部（亦即硅衬底110与层间介质层111的界面之间）形成底角缺口114（notch）。这是因为，在等离子刻蚀工艺过程中，硅衬底110通常接负电位，而等离子发射源接正电位，等离子发射源产生的带正电的等离子体会在正负电位间形成的电场中被加速，从而轰击硅衬底110形成通孔113。但是当通孔113开始暴露层间介质层111表面后，由于层间介质层111具有绝缘性质，因此，带正电的等离子体到达层间介质层表面111后易聚集在层间介质层111表面。为保证蚀刻完全，在开始暴露层间介质层111表面后，通常还需要进行一段时间的蚀刻，这段蚀刻时间内，带正电的等离子体继续向层间介质层111移动，当快到达层间介质层111表面时，会受到聚集在层间介质层111表面的等离子体的排斥作用，这些等离子体转而打向通孔113的侧壁，造成通孔113出现底角缺口114。

在硅通孔形成方法的形成过程中，一旦通孔底部产生底角缺口，就会对后续通孔的填充造成不良影响，并且进一步导致填充后形成的硅通孔结构出现漏电流或者尖端放电等问题。

为此，需要一种新的硅通孔形成方法，以防止在硅通孔形成过程中产生底角缺口，从而防止底角缺口对后续的填充造成不良影响，避免所形成的硅通孔结构出现漏电流或者尖端放电等问题。

发明内容

本发明解决的问题是提供一种硅通孔形成方法，以防止在硅通孔形成过程中产生底角缺口，从而防止底角缺口对后续的填充造成不良影响，避免所形成的硅通孔结构出现漏电流或者尖端放电等问题，从而提高硅通孔的质量。

为解决上述问题，本发明提供一种硅通孔形成方法，包括：

提供半导体衬底，所述半导体衬底具有相对的第一表面和第二表面，所述第一表面上具有绝缘层；