[发明专利]具有非易失性存储器的集成电路系统及其制造方法

说明书

技术领域

本发明一般而言涉及集成电路系统，而且更具体地说，涉及用于在集成电路应用中集成高密度非易失性存储器阵列的系统。

背景技术

个人电子设备在多功能性和智能性方面不断发展。在这些设备中包括日益增加的存储量的趋势给集成电路制造工业提出了挑战，这种挑战对集成电路强加相冲突的要求。为了容纳增加数量的逻辑和存储器，需要越来越小的几何尺寸来包含功能。

用于制造集成电路的晶体结构更小的几何尺寸可以代表对基于电荷操作的存储器技术的难以逾越的挑战。诸如非易失性闪存存储器或动态随机存取存储器（DRAM）的存储器通过在存储器单元中的物理结构中存储电荷来维持数据内容。对于与更小几何尺寸技术相关联的更薄的晶体结构，电荷会损坏晶体结构或者泄漏通过物理结构。鉴于不太可靠的晶体结构，已经尝试了许多方法来维持数据的完整性。诸如损耗均衡、可变纠错码以及延长奇偶校验方案的方法已经用于掩藏较小几何尺寸晶体结构的可靠性问题。

不依赖于电荷存储的其它存储器技术正在成为主流的制造工艺。这些技术包括电阻式随机存取存储器（RRAM）和导电桥接随机存取存储器（CBRAM），在被写或擦除的时候，这些存储器会改变电阻值。虽然这些机制可以在任何小几何尺寸的技术上使用，但是它们还不能以支持商用的量生产。制造的可靠性和性能被怀疑，并且在继续研究各种方式来提供可以与流行的商品集成的一致产出和性能，其中流行的商品诸如是智能电话、数码相机、全球定位系统、个人音频播放器、便携式游戏设备。

因而，仍然存在对具有非易失性存储器的集成电路系统的需求。鉴于交付更多功能性、更低成本和增加性能的日益增加的公众需求，找出对这些问题的答案越来越关键。鉴于日益增加的商业竞争压力，连同增长的消费者期望以及对于市场上有意义的产品差异的减少的机会，找出对这些问题的答案是至关重要的。此外，降低成本、提高效率和性能并满足竞争压力的需求给对这些问题找出答案的关键需求增加了甚至更大的紧迫性。

对这些问题的解决办法已经寻找了很长时间，但是目前的发展还没有告知或建议任何解决办法而且，因此，对这些问题的解决办法长期以来都不为本领域技术人员所知。

发明内容

本发明提供了一种制造集成电路系统的方法，包括：提供具有地址开关的集成电路管芯；形成底部电极触点，其没有卤素成分，具有化学气相沉积或原子层沉积过程的特性，并且耦合到地址开关；在底部电极触点上直接沉积过渡材料层；并且在过渡材料层上直接沉积顶部电极触点，用于在集成电路管芯上形成非易失性存储器阵列。

本发明提供了一种集成电路安装系统，包括：具有地址开关的集成电路管芯；底部电极触点，其没有卤素成本，具有化学气相沉积或原子层沉积的特性，并且耦合到地址开关；直接在底部电极触点上的过渡材料层；以及直接在过渡材料层上的顶部电极触点，用于在集成电路管芯上形成非易失性存储器阵列。

除了以上提到的那些或者代替之，本发明的某些实施例具有其它步骤或元素。通过在参考附图时阅读以下具体描述，这些步骤或元素将对本领域技术人员变得显然。

附图说明

图1是本发明一种实施例中的具有非易失性存储器的集成电路系统的框图。

图2是图1的非易失性存储器单元的示意图。

图3是对于氮化钛和氮化硅钛的沉积而言电阻率对厚度的示例性图。

图4是绘出举例说明图3的底部电极触点的四个版本中的一个的读取存储器循环置位和复位耐久性的示例性图。

图5是绘出图3的底部电极触点的四个版本中的一个的存储器单元的存储器状态保持稳定性的示例性图。

图6是在制造的沉积处理过程中底部电极触点的部分横截面视图。

图7是本发明另一种实施例中的集成电路系统的制造方法的流程图。

具体实施例

以下实施例足够详细地进行描述，以便使本领域技术人员能够获得并使用本发明。应当理解，基于本公开内容，其它实施例将是显而易见的，而且在不背离本发明范围的情况下可以进行系统、过程或机械变化。

在以下描述中，给出了许多具体的细节来提供对本发明的透彻理解。但是，很显然，本发明没有这些具体细节也可以实践。为了避免模糊本发明，有些众所周知的电路、系统配置和工艺步骤没有具体公开。