[发明专利]半导体器件及其制造方法

说明书

本发明提供了半导体器件及其制造方法。在一个实施方式中，半导体器件包括：至少一个有源鳍，从衬底突出；第一栅电极，交叉有源鳍；第一杂质区，形成在位于第一栅电极的第一侧的有源鳍上。第一杂质区的至少一部分形成在有源鳍上的第一外延层部分中。第二杂质区形成在位于第一栅电极的第二侧的有源鳍上。第二杂质区具有不形成在外延层中的至少一部分。

技术领域

示例实施方式涉及一种半导体器件和/或用于制造该半导体器件的方法。

背景技术

近来的半导体器件正在朝着在低电压具有高速操作特性的半导体器件发展，半导体器件的制造方法正在发展以实现提高的集成度。

器件的提高的集成度会对场效应晶体管（FET）产生短沟道效应，FET是许多半导体器件中的一种元件。因此，为了克服此缺点，正在积极地开展对于具有三维空间结构的沟道的鳍型FET的研究。

发明内容

至少一个实施方式涉及一种半导体器件。

在一个实施方式中，半导体器件包括：至少一个有源鳍，从衬底突出；第一栅电极，交叉有源鳍；以及第一杂质区，形成在位于第一栅电极的第一侧的有源鳍上。第一杂质区的至少一部分形成在有源鳍上的第一外延层部分中。第二杂质区形成在位于第一栅电极的第二侧的有源鳍上。第二杂质区具有不形成在外延层中的至少一部分。

在一个实施方式中，第二杂质区的全部都不形成在外延层中。

在一个实施方式中，第二杂质区具有处于与有源鳍的被栅电极交叉的部分的顶表面相同的高度的顶表面。

在一个实施方式中，第二杂质区在有源鳍的纵向方向上具有比第一杂质区大的宽度。在一个实施方式中，半导体器件还包括：第一接触，电连接到第一杂质区；以及第二接触，电连接到第二杂质区的相对于第一栅电极的远端部（distal end）。在一个实施方式中，第一杂质区的顶表面高于有源鳍的被栅电极交叉的部分的顶表面。

在一个实施方式中，半导体器件还包括：第二栅电极，交叉有源鳍；和第三杂质区，形成在位于第二栅电极的第一侧的有源鳍上。这里，第一杂质区形成在位于第二栅电极的第二侧的有源鳍上。

在一个实施方式中，半导体器件还包括：第二栅电极，交叉有源鳍；和第三杂质区，形成在位于第二栅电极的第一侧和第一栅电极的第二侧的有源鳍上。这里，第二杂质区形成在位于第二栅电极的第二侧的有源鳍上。

在一个实施方式中，半导体器件还包括：导体，电连接第二杂质区和第三杂质区。

在一个实施方式中，第二杂质区包括第一部分和第二部分。第一部分形成在第二外延层部分中，第二部分没有形成在外延层中。在一个实施方式中，第二杂质区在有源鳍的纵向方向上具有比第一杂质区大的宽度。第一部分可以是第二杂质区相对于第一栅电极的远端部。这里，半导体器件还可以包括：第一接触，电连接到第一杂质区；以及第二接触，电连接到第二杂质区的第一部分。在一个实施方式中，第一部分的顶表面高于被第一栅电极交叉的有源鳍的顶表面。在一个实施方式中，第一杂质区的顶表面高于被第一栅电极交叉的有源鳍的顶表面。在另一个实施方式中，第一杂质区的顶表面和第一部分的顶表面处于相同的高度。在一个实施方式中，第二杂质区包括第三部分。第三部分可以在第二杂质区的相对于第一栅电极的近端部，第三部分可以形成在有源鳍上的第三外延层部分中。第一部分的顶表面和第三部分的顶表面可以处于相同的高度。在一个实施方式中，第一部分的顶表面可以高于被第一栅电极交叉的有源鳍的顶表面，第三部分的顶表面可以高于被第一栅电极交叉的有源鳍的顶表面。

在一个实施方式中，半导体器件还包括：蚀刻停止层，形成在第二部分上。

在一个实施方式中，半导体器件还包括：第二栅电极，交叉有源鳍；和第三杂质区，形成在位于第二栅电极的第一侧的有源鳍上。第一杂质区形成在位于第二栅电极的第二侧的有源鳍上。