[发明专利]一种随机存储器位单元、随机存储器和电子芯片

权利要求书

1.一种随机存储器位单元，其特征在于，所述随机存储器位单元包括：

至少一个电源、第一写入线、第二写入线、写入比特线、读取线、读取比特线、读取模块、非对称存储模块和导通模块；

其中，所述读取模块的数据端与所述读取比特线电连接，所述读取模块的控制端与所述读取线电连接，所述读取模块的读取端与所述非对称存储模块的输出端电连接；

所述导通模块的数据端与所述写入比特线电连接，所述导通模块的第一控制端与所述第一写入线电连接，所述导通模块的第二控制端与所述第二写入线电连接，所述导通模块的写入端与所述非对称存储模块的输入端电连接；

所述至少一个电源与所述非对称存储模块的供电接口电连接；

所述非对称存储模块包括：第一反相器和第二反相器；所述第一反相器的输出端与所述第二反相器的输入端电连接，所述第二反相器的输出端与所述第一反相器的输入端电连接；

其中，所述第二反相器内晶体管的宽长比均大于所述第一反相器内晶体管的宽长比。

2.根据权利要求1所述的随机存储器位单元，其特征在于，

所述第一反相器包括第一晶体管和第二晶体管，所述第二反相器包括第三晶体管和第四晶体管；

所述第一晶体管的源极接地，所述第一晶体管的栅极与所述第二晶体管的栅极电连接，所述第一晶体管漏极与所述第二晶体管的漏极电连接，所述第二晶体管的源极与所述供电接口电连接；

所述第三晶体管的源极接地，所述第三晶体管的栅极与所述第四晶体管的栅极电连接，所述第三晶体管漏极与所述第四晶体管的漏极电连接，所述第四晶体管的源极与所述供电接口电连接；

其中，所述第一晶体管的栅极与所述第二晶体管的栅极的连接点为所述第一反相器的输入端，第一晶体管的漏极与所述第二晶体管的漏极的连接点为所述第一反相器的输出端；所述第三晶体管的栅极与所述第四晶体管的栅极的连接点为所述第二反相器的输入端，第三晶体管的漏极与所述第四晶体管的漏极的连接点为所述第二反相器的输出端；

所述第一晶体管的栅极与所述第二晶体管的栅极的连接点为所述非对称存储模块的输入端，所述第三晶体管的漏极与所述第四晶体管的漏极的连接点为所述非对称存储模块的输出端。

3.根据权利要求2所述的随机存储器位单元，其特征在于，

当所述至少一个电源为一个电源时，所述第二晶体管的源极和所述第四晶体管的源极的电接点构成所述供电接口，所述供电接口与所述一个电源电连接；

当所述至少一个电源包括第一电源和第二电源时，所述第二晶体管的源极作为所述供电接口的第一供电接口与所述第一电源电连接，所述第四晶体管的源极作为所述供电接口的第二供电接口与所述第二电源电连接。

4.根据权利要求1至3任意一项所述的随机存储器位单元，其特征在于，所述导通模块包括：第五晶体管和第六晶体管；

所述第五晶体管的栅极作为所述导通模块的所述第一控制端，所述第五晶体管的源极与所述第六晶体管的漏极电连接，所述第五晶体管的漏极与所述第六晶体管的源极电连接，所述第六晶体管的栅极作为所述导通模块的第二控制端，所述第五晶体管的源极与所述第六晶体管的漏极的连接点作为所述导通模块的写入端，所述第五晶体管的漏极与所述第六晶体管的源极的连接点作为所述导通模块的数据端。

5.根据权利要求1至3任意一项所述的随机存储器位单元，其特征在于，所述读取模块包括：第七晶体管和第八晶体管；

所述第七晶体管的源极作为所述读取模块的数据端，所述第七晶体管的栅极作为所述读取模块的读取端，所述第七晶体管的漏极与所述第八晶体管的漏极电连接，所述第八晶体管的漏极的源极接地，所述第八晶体管的栅极作为所述读取模块的控制端。

6.一种随机存储器，其特征在于，所述随机存储器包括：预设数量的如权利要求1至5任意一项所述的随机存储器位单元。

7.一种电子芯片，其特征在于，所述电子芯片包括：

如权利要求6所述的随机存储器。