[发明专利]一种超势垒整流器器件结构

说明书

技术领域

本发明属于半导体器件结构领域，特别是涉及一种超势垒整流器器件结构。

背景技术

2006年10月，V.Rodov等人发表了一篇名为“Super Barrier Rectifier-A New Generation of Power Diode”的文章，文章中首次提到超级势垒整流器（SBR：Super Barrier Rectifier）并对其原理、结构、工艺以及性能做出详细说明。如今国内外一些公司在其基础上成功地开发出一系列产品，电压从几十伏到几百伏，电流从几安培到几十安培等。由于SBR具有效率高和可靠性好等优点而被广泛用于车载电子，电脑适配器等领域。具体来讲，其效率高主要取决于正向导通压降低、开关速度快、关断漏电少以及反向恢复时间短诸因素；可靠性好主要取决于抗冲击强，SBR由PN结来释放冲击能量，而传统的肖特基二极管只能靠肖特基势垒来释放能量。就其工艺而言，超级势垒整流器类似于现有成熟的VDMOS工艺；就其结构而言也和VDMOS类似，区别只在于栅(gate)源(source)连接方法，VDMOS栅源是分离的而SBR把栅源短接称为阳极（anode）；就其原理而言，由于栅源短接而引起了一种特殊效应，也就是栅源同时加正电压时，VDMOS中称为沟道的区域会反型，这样便降低了沟道与金属间的势垒高度，从而降低正向压降，超级势垒也由此得名。

现有的一种超级势垒整流器的器件结构如图1所示，其基本包括：第一导电类型衬底101以及下电极102；结合于所述第一导电类型衬底表面的第一导电类型外延层103；结合于所述第一导电类型外延层表面的栅介质层104；结合于所述栅介质层表面的电极材料105；以及上电极106；

所述第一导电类型外延层表层形成有若干个间隔排列的第二导电类型掺杂区107以及形成于各所述第二导电类型体区内的第一导电类型掺杂区108；所述第二导电类型掺杂区及第一导电类型掺杂区通过接触孔与所述上电极106相连。这种器件结构具有正向压降低的特点，然而，其如反向击穿电压、反向漏电流等的反向特性较差。

现有的另一种超势垒整流器器件结构如图2所示，其基本结构如第一种超势垒整流器器件结构。另外，为了改善反向击穿电压，其在超势垒整流器器件结构外围增加了场终止结构，该场终止结构由第二导电类型离子重掺杂区域109形成，并且，所述第二导电类型离子重掺杂区域109与所述上电极106相连。这种结构虽然可以初步改善器件的反向击穿电压及反向漏电流等特性，然而，在实际的应用中，这样的结构往往也不能完全符合使用的要求。

因此，本发明提供一种可以进一步改善超势垒整流器器件结构的反向击穿电压及反向漏电流等反向特性的新型的器件结构，以适应更高的使用要求。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超势垒整流器器件结构，用于解决现有技术中超势垒整流器器件结构由于反向特性较差而不能满足使用要求的问题。

为实现上述目的及其他相关目的，本发明提供一种超势垒整流器器件结构，所述超势垒整流器器件结构采用沟槽型MOS结构作为场终止结构，所述沟槽型MOS结构包括沟槽、结合于所述沟槽表面的介质层、以及填充于沟槽内的多晶硅层。

作为本发明的超势垒整流器器件结构的一种优选方案，所述沟槽为U型沟槽，所述介质层为二氧化硅层，所述电极材料为多晶硅。

作为本发明的超势垒整流器器件结构的一种优选方案，所述超势垒整流器器件结构包括：

第一导电类型衬底；结合于所述第一导电类型衬底表面的第一导电类型外延层；结合于所述第一导电类型外延层表面的栅介质层；结合于所述栅介质层表面的电极材料；以及上电极；

所述第一导电类型外延层表层形成有若干个间隔排列的第二导电类型掺杂区以及形成于各所述第二导电类型体区内的第一导电类型掺杂区；所述第二导电类型掺杂区及第一导电类型掺杂区通过接触孔与所述上电极相连；

所述若干个间隔排列的第二导电类型掺杂区外侧的第一导电类型外延层中形成有沟槽型MOS结构，所述沟槽型MOS结构包括沟槽、结合于所述沟槽表面的介质层以及填充于沟槽内的多晶硅层，所述多晶硅层与所述上电极相连。

作为本发明的超势垒整流器器件结构的一种优选方案，所述槽型MOS结构的深度大于所述第二导电类型掺杂区的深度。

作为本发明的超势垒整流器器件结构的一种优选方案，所述第二导电类型掺杂区及第一导电类型掺杂区的数量至少为3个。

作为本发明的超势垒整流器器件结构的一种优选方案，还包括结合于所述第一导电类型衬底背面的下电极。