[发明专利]关于一种栅驱动非晶硅集成电路

说明书

技术领域

关于一种栅驱动非晶硅集成电路。 

背景技术

有源显示的驱动器件非晶硅薄膜晶体管（TFT）除了用于显示器件像素的开关以外，还被用于栅驱动电路的集成。目前的集成电路多为7个晶体管加1个电容的方式，如图1。当上一级的输出信号Qn-1或开启信号STV的高电压到来时，晶体管T1打开晶体管T3和T6的栅极处于高电压状态。T3，T6开启，T4，T5的栅处于低电压状态，T4，T5关闭，此时，Qn-1或STV关闭，T3，T6继续保持开启状态，T4继续保持关闭状态，CK信号的高电压到来，通过开启的晶体管6形成这一级电路和输出Qn，CK信号关闭，Qn设置为低电压状态，输出完成。下一级信号到来的时候，T2管打开，T3，T6栅极置低压，T3，T6关闭。CK通过C1周期性开启T4和T5，T4的周期性开启可保持T3，T6的关闭状态，T5的周期性开启与受CKB控制也周期性开启的T7交替开启，保持输出为低电压状态。以上为7T1C电路的工作原理。 

衍生电路中，加入整体复位晶体管和复位信号，在电路发生异常时，可通过此晶体管让所有电路复位到初始状态，如图2，需要复位时，Reset信号开启T8，T9，将T6，T3栅极置低电压状态，同时输出置低电压状态,复位完成。由于非晶硅电子迁移率小，驱动能力弱的原因，TFT都需要比较大的宽长比，因此，7T1C的电路会占据比较大的边框空间，导致非晶硅的显示器边框做窄受限。 

发明内容

本发明提供了一种非晶硅驱动集成电路，4T1C即可工作，能有效降低驱动电路所占的面积。 

请参考图3，本发明电路的工作时序如下：当上一级输出信号或启动开始信号到达T1栅极时，T1打开，T3的栅极与电容C1充电至高电压状态。然后T1关闭，T3的栅极与C1保持高电压状态。此状态下，CK的脉冲到来的时候，即可通过T3传输到输出端，形成栅集成电路这一级的输出。当下一级输出到达T2的时候，T2打开，T3的栅极与C1被下拉到低电压状态。T3关闭。此时，CKB会周期性的将输出电位保持到低电压Vgl状态。 

请参考图4，可在本发明的基础上，加入整体复位功能的晶体管T5，T6，在电路发生异常时，启动Reset信号，此信号通过T5使T3处于关闭状态，并通过C1储存状态并保持。同时Reset信号通过T6使输出端Qn置为低电压状态，避免对上下级电路的影响。复位结束。 

请参考图5，本发明的输入电压和信号改变时，可支持反向扫描模式。将原T1的源极的信号从Vgh改为Vgl，将原T2的漏极信号从Vgl改为Vgh，当下一行Qn+1输出时，T2打开，T3的栅极与电容C1充电至高电压状态。然后T2关闭，T3的栅极与C1保持高电压状态。此状态下，CK的脉冲到来的时候，即可通过T3传输到输出端，形成栅集成电路这一级的输出。当下一级输出Qn-1到达T1的时候，T1打开，T3的栅极与C1被下拉到低电压状态。T3关闭。此时，CKB会周期性的将输出电位保持到低电压Vgl状态。 

 附图说明：附图1为当前主流的7T1C非晶硅栅驱动集成电路原理图。 

附图2为当前主流的7T1C的基础上，加入整体复位晶体管和复位信号的9T1C非晶硅栅驱动集成电路原理图。 

附图3为本发明4T1C非晶硅栅驱动集成电路原理图。 

附图4为本发明4T1C的基础上，加入整体复位晶体管和复位信号的6T1C非晶硅栅驱动集成电路原理图。 

附图5为本发明4T1C的基础上反扫描功能的原理说明。 

附图6为本发明4T1C一具体实施例的各输入与输出信号的时序图。 

具体实施方式 ：下面介绍的是本发明的多个实施例中的一部份，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性要素或限定所要保护的范围。根据本发明的技术方案，在不变更本发明的实质精神下，可以相互替换而得到其他的实现方式。如非晶硅薄膜晶体管源漏两极与栅极之间存在的电容，在本电路基础上，在任何晶体管的栅源之间或栅漏之间加任意大小电容的电路均包括在本电路发明的范围内。再如，晶体管的简单串并后仍为晶体管电路特性，任何将晶体管进行串并拆分的方式电路，若等效电路与本发明电路相同，仍在本电路的发明范围之内。