[发明专利]抹除非易失性存储器的方法

说明书

技术领域

本发明涉及一种抹除非易失性存储器的方法。

背景技术

半导体存储器元件为数据可以被存储和存储的数据可以被读取的元件。半导体存储器元件可以分类为易失性存储器元件和非易失性存储器元件。易失性存储器元件需要供应电源持续存在以保存数据，而非易失性存储器元件在供应电源消失时仍可保存数据。因此，非易失性存储器元件被广泛地使用在电源可能突然被干扰的应用上。

非易失性存储器元件包含电子可抹拭只读存储器(Electrically Erasable and Programmable ROM，EEPROM)晶胞，例如flash EEPROM晶胞。图1显示一flash EEPROM晶胞10的垂直剖面图。参照图1，一深N型井(deep n-type well)12形成于一P型基底11或一主体区域上，而一P型井13形成于该N型井12上。一N型源极区域14和一N型漏极区域15形成于该P型井13内。一P型通道区域(未绘示)形成于该源极区域14和该漏极区域15之间。由一绝缘层16所隔离的一浮接栅极17形成在该P型通道区域上方。由另一绝缘层18所隔离的一控制栅极19形成在该浮接栅极17上方。

图2显示一简化的流程图，该流程图显示执行在包含多个flash晶胞10的存储器元件的一完整的抹除运作的多个步骤。参照图2，该抹除运作包含三个独立的步骤：预编程(Preprogramming)步骤22、抹除(Erase)步骤24和过抹除校正(Over Erase Correction，OEC)步骤26。图3A显示这些flash EEPROM晶胞10在抹除运作期间的临界电压分布状况，其中，X轴表示存储器晶胞的临界电压电平，而Y轴表示存储器晶胞的数量。以下参考图2的流程图和图3A的临界电压分布状况说明一完整的抹除运作如何进行。

参照图2，预编程步骤22包含步骤222和步骤224。在步骤222中，一预编程验证检查会执行于一所选择的存储器区块中。在预编程验证检查期间，一或多个存储器晶胞的临界电压电平会与一验证电压电平PVT进行比较。如果临界电压电平小于验证电压电平PVT，该流程会进行到步骤224以对一或多个在预编程验证检查中失败的存储器晶胞进行一预编程程序，在该程序中具有预定电压电平的一预编程脉冲会施加至该一或多个晶胞以增加临界电压电平。在步骤224后，该流程会回到步骤222以决定这些存储器晶胞的临界电压电平是否大于该验证电压电平PVT。参照图2，步骤222和224会重复直至该所选择的存储器区块中的每一存储器晶胞的临界电压电平大于该验证电压电平PVT。

当预编程步骤22完成后，该流程会进行到该抹除步骤24中的步骤242以执行一抹除验证检查。在抹除验证检查期间，一或多个存储器晶胞的临界电压电平会与一验证电压电平EVT进行比较。如果临界电压电平大于该验证电压电平EVT，该流程会进行到步骤244以对整个存储器区块进行一抹除程序，在该程序中具有高电压电平的一或多个抹除脉冲会施加至该存储器区块以减少存储器晶胞的临界电压电平。在步骤244后，该流程会回到步骤242以决定这些存储器晶胞的临界电压电平是否小于该验证电压电平EVT。参照图2，步骤242和244会重复直至该所选择的存储器区块中的每一存储器晶胞的临界电压电平小于该验证电压电平EVT。

在抹除步骤24的运作期间，如果有一个存储器晶胞未通过该抹除验证检查，整个存储器区块会接收另一个抹除脉冲直至该存储器区块中的每一存储器晶胞的临界电压电平小于该验证电压电平EVT。依此方式，许多存储器晶胞可能在抹除步骤24运作期间被过抹除。被过抹除的晶胞具有较低的临界电压电平，因此，在读取晶胞时可能会产生位线漏电流，而导致读取失效或是具有较差的编程能力。因此，需要过抹除校正步骤26来修正过抹除晶胞的临界电压电平。

参照图2，当抹除步骤24完成后，该流程会进行到该过抹除校正步骤26中的步骤262以执行一过抹除校正验证检查。在过抹除校正验证检查期间，一或多个存储器晶胞的临界电压电平会与一验证电压电平OECVT进行比较。如果临界电压电平小于该验证电压电平OECVT，该流程会进行到步骤264以对整个存储器区块进行一过抹除校正程序，在该程序中具有中间电压电平的一或多个过抹除校正脉冲会施加至该存储器区块以增加存储器晶胞的临界电压电平。在步骤264后，该流程会回到步骤262以决定这些存储器晶胞的临界电压电平是否大于该验证电压电平OECVT。参照图2，步骤262和264会重复直至该所选择的存储器区块中的每一存储器晶胞的临界电压电平大于该验证电压电平OECVT。