[发明专利]半导体装置及其制造方法

说明书

本发明涉及一种半导体装置及其制造方法，所述半导体装置包括：半导体基板，其具有第一面；体区，其位于半导体基板中，且与第一面相接；栅绝缘膜，其以与体区相接的方式设置在第一面上；栅电极，其位于栅绝缘膜上；第一绝缘体膜，其覆盖栅电极的侧面的至少一部分；接触区，其以与第一面相接的方式设置在体区内、且对第一面俯视观察时与栅电极不同的位置处；第二绝缘体膜，其包含与第一绝缘体膜的材料不同的材料，且位于体区、栅电极以及第一绝缘体膜上，并且在接触区上具有接触孔。

技术领域

本发明涉及一种半导体装置及其制造方法。

背景技术

作为应对较大功率的MOS晶体管，已知有DMOS（Double Diffused Metal OxideSemiconductor：双扩散金属-氧化物-半导体）晶体管。

在下述的专利文献1中，记述了一种如下的DMOS晶体管，其具有：栅氧化膜和栅电极，其位于半导体基板的第一面上；n型源接触区和p型体接触区，其在对该半导体基板的第一面俯视观察时，以与第一面相接的方式位于与栅电极不同的位置处。在专利文献1中，在栅电极的侧面上形成有侧壁氧化膜。在覆盖于半导体基板上和栅电极上的层间绝缘膜上，形成有用于与n型源接触区和p型体接触区连接的接触孔。

在专利文献1所记载的结构中，为了在栅电极与接触孔之间不会产生漏泄电流，需要对栅电极的加工精度和接触孔的加工精度加以考虑来进行栅电极和接触孔的布局设计。因此，存在难以使元件面积缩小化的课题。

专利文献1：美国专利申请公开第2008/0061368号说明书

发明内容

本发明是鉴于以上这种技术课题而完成的发明。本发明的若干方式涉及能够实现DMOS晶体管的元件面积的缩小化的内容。

在本发明的若干方式中，半导体装置包括：半导体基板，其具有第一面；体区，其位于半导体基板中，且以与第一面相接的方式而设置；栅绝缘膜，其以与体区相接的方式而设置在第一面上；栅电极，其位于栅绝缘膜上；第一绝缘体膜，其覆盖栅电极的侧面的至少一部分；接触区，其以与第一面相接的方式设置在体区内、且对第一面俯视观察时与栅电极不同的位置处；第二绝缘体膜，其包含与第一绝缘体膜的材料不同的材料，且位于体区、栅电极以及第一绝缘体膜上，并且在接触区上具有接触孔。

根据该方式，由于第一绝缘体膜和第二绝缘体膜包含不同的材料，因此能够抑制在于第二绝缘体膜上形成接触孔时第一绝缘体膜被削除的情况。由此，能够减小栅电极的位置与接触孔的位置之间的距离，从而能够使元件面积缩小化。

在上述的方式中，优选为，接触孔以在对第一面俯视观察时不与栅电极重叠的方式而设置。

由此，能够抑制对第二绝缘体膜进行蚀刻而形成的接触孔在栅电极处开口的情况。

在上述的方式中，优选为，接触孔以横跨在接触区的至少一部分上和第一绝缘体膜的至少一部分上的方式而设置。

由此，能够缩短从接触孔到栅绝缘膜正下方的体区为止的导电路径，从而降低元件的每单位面积的导通电阻。

在上述的方式中，优选为，还包括第一导电型的阱、第二导电型的体接触区、以及第一导电型的漏接触区，阱位于半导体基板中，并且与第一面相接，在阱内设置有第二导电型的体区，在体区内、且在对第一面俯视观察时与栅电极和第一导电型的接触区不同的位置处，以与第一面相接的方式设置有体接触区，在阱内、且远离体区的位置处设置有漏接触区。

由此，能够使DMOS晶体管的元件面积缩小化。