[发明专利]每单元多比特存储装置

权利要求书

1.一种每单元多比特存储装置，其特征在于，所述每单元多比特存储装置包括：存储单元阵列、行地址译码模块、列地址译码模块、读写控制模块、多条第一字线和多条第一位线，其中，

所述存储单元阵列包括多个存储单元子阵列，每一子阵列的存储单元的控制栅极耦合至同一条第一字线，每一子阵列的每个存储单元的源极和与其位于同一列的存储单元的源极耦合至同一条第一位线，漏极和与其位于同一列的存储单元的漏极耦合至同一条漏极连接线，所述存储单元除控制栅极、源极、漏极外，还包括半浮栅，且所述半浮栅的掺杂类型与源极、漏极相反；所述半浮栅与漏极掺杂区接触并形成一嵌入式二极管；所述控制栅极延伸至漏极掺杂区上方并覆盖其表面，所述半浮栅、漏极掺杂区及延伸至漏极掺杂区上方的控制栅极形成一嵌入式隧穿场效应晶体管，所述存储单元在多级预定电压作用下产生多种预定电流值，所述多种预定电流值用于表征所述存储单元的多种存储状态；

所述行地址译码模块耦合至所述多条第一字线，用于产生行选信号，以及根据所述行选信号选中一条第一字线；

所述列地址译码模块耦合至所述读写控制模块，用于产生列选信号，并发送至读写控制模块使其根据所述列选信号选中一条第一位线；

所述读写控制模块耦合至所述多条第一位线和所述存储单元的漏极连接线，用于接收所述列选信号和读写指令信号，并根据所述列选信号和读写指令信号控制所述存储单元读出和写入数据。

2.根据权利要求1所述的每单元多比特存储装置，其特征在于，所述行地址译码模块包括第一字线译码单元和第二字线译码单元，其中：

所述第二字线译码单元耦合至所述第一字线译码单元，用于产生第二字线信号和片选信号，并输入至所述第一字线译码单元；

所述第一字线译码单元通过第一字线耦合至所述存储单元的控制栅极，用于将所述第二字线信号和片选信号译码为行选信号，并根据所述行选信号选中一条第一字线，以及接收读写指令信号，并根据所述读写指令信号将读写电平施加至所述选中的第一字线。

3.根据权利要求2所述的每单元多比特存储装置，其特征在于：所述第一字线译码单元进一步包括与门逻辑单元，用于将所述第二字线信号和片选信号进行“与”运算。

4.根据权利要求3所述的每单元多比特存储装置，其特征在于：所述与门逻辑单元为多级与门逻辑单元，其中，下一级与门逻辑单元将上一级与门逻辑单元的输出和相应级别的片选信号输入进行“与”运算。

5.根据权利要求2所述的每单元多比特存储装置，其特征在于，所述第一字线译码单元包括：

多个电阻元件，所述多个电阻元件串联至芯片供电电源，用于产生分压电平；

数据选择器，耦合至所述多个电阻元件和多条第一字线，用于将执行所述读写指令信号所需的电平以及非执行所述读写指令信号所需的电平分别输出至对应的第一字线。

6.根据权利要求5所述的每单元多比特存储装置，其特征在于，所述数据选择器包括：一级数据选择器和多个二级数据选择器，其中，

所述一级数据选择器耦合至所述多个二级数据选择器，用于将执行所述读写指令信号所需的电平以及非执行所述读写指令信号所需的电平输出至所述多个二级数据选择器；

所述多个二级数据选择器对应耦合至所述多条第一字线和所述第二字线译码单元，用于接收所述行选信号，并根据所述行选信号选中与其耦合的一条第一字线，以及将执行所述读写指令信号所需的电平以及非执行所述读写指令信号所需的电平输出至所述第一字线。

7.根据权利要求6所述的每单元多比特存储装置，其特征在于，所述数据选择器还包括读写指令信号开关，耦合至所述多个电阻元件和一级数据选择器，用于根据所述读写指令信号导通或关断。