[发明专利]一种低成本的圆片级CSP封装方法及其封装结构

说明书

技术领域

本发明涉及圆片级CSP封装方法及其封装结构，尤其是一种低成本的圆片级CSP封装方法及其封装结构，属于半导体封装技术领域。 

背景技术

现有的圆片级CSP（Chip Scale Package）封装结构，其芯片四周的硅裸露在组装环境中，在贴装回流工艺中，焊锡球或电极区域容易因为焊锡膏印刷量过多而导致部分焊锡爬升到芯片侧壁裸露的硅上面，造成芯片漏电。同时，对于极小尺寸封装产品，如0402、0210、01005等尺寸的封装产品而言，如图1左图所示，其自身重量很轻，在表面贴装过程中如果两电极的焊锡膏印刷量有差异，以及回流受热温度不均，造成电极两端不平衡，极易导致器件一端翘起，形成“墓碑”现象，如图1右图所示，造成器件贴装不良。 

发明内容

本发明的目的在于克服上述圆片级CSP封装结构的不足，提供一种改善器件贴装不良、且不易造成芯片漏电的低成本的圆片级CSP封装方法及其封装结构。 

本发明的目的是这样实现的： 

本发明一种低成本的圆片级CSP封装方法，其工艺过程如下：

提供带有芯片电极阵列的圆片；

在芯片电极阵列的表面形成金属凸点；

沿圆片的划片道开设深至圆片且不切透圆片的宽沟槽；

在上述圆片上印刷绝缘层，并固化成形；

削减绝缘层和金属凸点，形成金属凸点切面；

在金属凸点切面的表面形成金属保护层；

再次沿圆片的划片道分割圆片，形成宽度小于宽沟槽的分割道，再裂片形成单颗的低成本的圆片级CSP封装结构。

本发明所述宽沟槽的深度小于圆片的厚度。 

本发明所述金属凸点的高度为H3，H3≥17μm。 

进一步地，所述金属凸点的被削减高度为h3，h3≥2μm。 

本发明一种低成本的圆片级CSP封装结构，包括带有若干个芯片电极的硅基本体，所述硅基本体的侧壁呈台阶状，所述芯片电极位于台阶状的硅基本体的顶部； 

所述芯片电极的表面设置平头金属凸点，所述平头金属凸点的上端面覆盖金属保护层；

还包括绝缘层，所述绝缘层设置于芯片电极一侧的所述硅基本体的表面以及所述硅基本体的侧壁，所述绝缘层的上表面与平头金属凸点的上端面齐平。

本发明所述平头金属凸点的高度h1，15μm≤h1≤25μm。 

本发明所述硅基本体的台阶状侧壁至少有一阶台阶。 

进一步地，所述台阶的总深度h2≥30μm。 

进一步地，所述台阶的总深度h2为100～150μm 。 

本发明位于所述芯片电极另一侧的所述硅基本体的表面设置背面保护层。 

本发明的有益效果是： 

1、本发明低成本的圆片级CSP封装结构，其在硅基本体的侧壁设置台阶结构且布满绝缘层，消除了硅基侧壁的爬锡现象，克服了芯片尺寸封装的漏电问题，提升了器件的贴装良率；

2、本发明低成本的圆片级CSP封装方法，其制程简洁，降低了生产成本。

附图说明       

图1是现有圆片级CSP封装结构的爬锡现象的示意图；

图2为一种低成本的圆片级CSP封装方法的工艺流程图；

图3为一种低成本的圆片级CSP封装结构的实施例一的剖面示意图；

图4为图3的芯片电极与硅基本体位置关系的正面示意图；

图5至图13为实施例一的封装方法的工艺过程示意图；

图14为本发明一种低成本的圆片级CSP封装结构实施例二的剖面示意图；

图15为本发明一种低成本的圆片级CSP封装结构实施例三的芯片电极与硅基本体位置关系的正面示意图；

图16为本发明一种低成本的圆片级CSP封装结构实施例四的剖面示意图；

其中，硅基本体101

芯片电极110

台阶121

绝缘层201

平头金属凸点310

金属保护层410

背面保护层421； 

芯片11

划片道12

圆片100

宽沟槽120

绝缘层200

金属凸点300 

金属凸点切面311

划片刀520

分割道521。

具体实施方式