[发明专利]半导体元件及其制造方法

说明书

技术领域

本发明涉及一种电子元件及其制造方法，特别是涉及一种半导体元件及其制造方法。

背景技术

硅化金属层具有高熔点、稳定性及低电阻值等优点，目前已广泛应用于集成电路上。在逐渐微小化的集成电路技术中，线宽、接触面积及接面深度等逐渐缩小，为了能有效地提高元件的工作品质，降低电阻并减少电阻及电容所造成的信号传递延迟，常采用多晶硅化金属栅极来取代现有习知的多晶硅栅极，以利用硅化金属层来有效地降低接面电阻值。

目前的金属硅化工艺是在图案化的多晶硅的表面与侧壁上覆盖金属层，以同时由三侧（Three Side）进行金属硅化工艺。然而，以此方式所形成的硅化金属层经常产生颈缩（Necking）或线弯曲（Line Bending）的轮廓，因此，其硅化金属层容易出现剥离（Peeling）或断裂的现象。而仅在顶面（Top Surface）进行金属硅化工艺虽然能形成均匀的硅化金属层,但其硅化金属层的厚度却过薄，无法符合所需。上述两种工艺所形成的硅化金属层都将使得硅化金属层及其接面的电阻值升高。

此外，当各种半导体元件整合在同一芯片时，各种线宽（Line Width）尺寸的元件的硅化金属层也各不相同。举例来说，在窄线宽与宽线宽并存的整合元件中，倘若将窄线宽的含硅导体层完全被硅金属化，宽线宽的含硅导体层则会因硅金属化工艺的时间不足而导致劣化的硅化金属层（Poor Salicide）产生。反之，倘若将宽线宽的含硅导体层完全被自对准金属硅化，窄线宽的含硅导体层则会因过度硅金属化而导致硅化金属层颈缩或弯曲，甚至出现剥离或断裂的现象。因此，如何让不同线宽的含硅导体层完全硅金属化，而不会造成硅化金属层颈缩、弯曲或是劣化将是需要解决的问题。

发明内容

本发明的目的在于，提供一种新的半导体元件及其制造方法，所要解决的技术问题是使其可制造较为笔直且较不弯曲的轮廓的硅化金属层。

本发明的目的在于，提供一种新的半导体元件及其制造方法，所要解决的技术问题是使其可制造不同线宽尺寸的硅化金属层。

本发明的目的在于，提供一种新的半导体元件及其制造方法，所要解决的技术问题是使其可改善硅化金属层的窄线宽效应与厚度均匀度。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体元件的制造方法，包括以下步骤。在基底上形成含硅导体层。在含硅导体层周围形成介电层。移除部分介电层，以暴露含硅导体层的第一侧壁。在含硅导体层的部分表面上形成遮蔽结构，遮蔽结构至少暴露出第一侧壁。在基底上形成金属层，以覆盖未被遮蔽结构覆盖的含硅导体层。进行金属硅化工艺，以形成硅化金属层。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的半导体元件的制造方法，其中上述遮蔽结构包括顶遮蔽层,其覆盖含硅导体层的顶面，以暴露含硅导体层的第一侧壁。上述含硅导体层与遮蔽结构的形成方法包括：在基底上形成含硅导体材料层。在含硅导体材料层上形成遮蔽材料层。图案化遮蔽材料层以及含硅导体材料层，以形成顶遮蔽层与含硅导体层。

前述的半导体元件的制造方法，其中上述遮蔽结构包括遮蔽间隙壁,覆盖含硅导体层的第二侧壁，暴露含硅导体层的第一侧壁与顶面。形成含硅导体层与遮蔽间隙壁的步骤包括：在基底上形成含硅导体材料层。进行第一次图案化工艺，移除部分含硅导体材料层，以形成含硅导体层的上部,暴露出第二侧壁。在含硅导体层的第二侧壁形成遮蔽间隙壁。进行第二次图案化工艺，移除另一部分含硅导体材料层，以形成含硅导体层的下部,暴露出第一侧壁与第三侧壁。

前述的半导体元件的制造方法，其中上述遮蔽间隙壁的形成方法包括：在基底上形成遮蔽材料层，以覆盖含硅导体层的上部的顶面与第二侧壁。非等向性蚀刻遮蔽材料层，以暴露出含硅导体层的上部的顶面。

前述的半导体元件的制造方法，其中上述遮蔽间隙壁的形成方法包括：在移除部分介电层之前，介电层暴露出含硅导体层的顶面与第二侧壁。对含硅导体层的顶面与第二侧壁进行表面处理，以形成保护层。在移除部分介电层时,同时移除部分保护层,以暴露出含硅导体层的顶面与第一侧壁,并在第二侧壁上形成遮蔽间隙壁。

前述的半导体元件的制造方法，其中上述表面处理包括等离子体处理。等离子体处理通入的气体包括含氧气体、含氮气体或其组合。