[发明专利]半导体装置及其制造方法

说明书

本发明得到一种半导体装置及其制造方法，其能够使ESD耐量提高，并且使对温度的灵敏度提高。在半导体衬底（1）的正面上形成有氧化膜（16）。在该氧化膜（16）上形成有温感二极管（17）。形成有从半导体衬底（1）的正面向内部延伸的沟槽（25）。在该沟槽（25）内隔着氧化膜（26）填入有沟槽电极（27）。沟槽电极（27）与温感二极管（17）连接。

技术领域

本发明涉及具有对半导体衬底的温度进行检测的温感二极管的

半导体装置及其制造方法。

背景技术

在IPM（Intelligent Power Module）等功率模块中，在IGBT（Insulated GateBipolar Transistor）中内置有多晶硅或非晶硅的温感二极管。对该温感二极管的VF特性进行监视，进行动作温度的管理、保护。

当前，通过在衬底上形成较厚的氧化膜，在其上形成多晶硅并进行离子注入，由此形成了具有p^＋型层/n^－型层/n^＋型层的温感二极管。因此，温感二极管形成在较厚的氧化膜上，并且，在布局上配置为远离作为热发生源的发射极区域，因此，对半导体内部的温度的灵敏度差。对此，提出了在沟槽内形成有p型和n型多晶硅的温度检测温感二极管（例如，参照专利文献1）。

专利文献1：日本特开2013-033970号公报

沟槽宽度越宽，在沟槽内填入的多晶硅需要越厚，但如果多晶硅的厚度大于或等于1μm，则存在处理能力的问题或产生异物等的问题。因此，需要使沟槽的宽度变窄，或使沟槽的深度变浅。如果沟槽的宽度较窄，则与上部电极的接触面积不能较大，因此，不能流过大电流。如果沟槽的深度较浅，则对半导体内部的温度的灵敏度降低。

另外，如果将沟槽内壁的氧化膜设为较厚，则针对ESD（electrostaticdischarge）的绝缘耐量提高，但不能承受由ESD引起的浪涌电流，因此，其结果，导致ESD耐量下降。因此，由于氧化膜较厚而使得对半导体内部的温度的灵敏度下降。

发明内容

本发明就是为了解决上述课题而提出的，其目的在于，得到一种能够使ESD耐量提高，并且，使对温度的灵敏度提高的半导体装置及其制造方法。

本发明涉及的半导体装置的特征在于，具有：半导体衬底；第1绝缘膜，其形成在所述半导体衬底的正面上；温感二极管，其形成在所述第1绝缘膜上；以及沟槽电极，其隔着第2绝缘膜而填入在从所述半导体衬底的所述正面向内部延伸的沟槽内，并与所述温感二极管连接。

发明的效果

根据本发明，能够使ESD耐量提高，并且，使对温度的灵敏度提高。

附图说明

图1是表示本发明的实施方式1涉及的半导体装置的俯视图。

图2是沿图1的Ⅰ－Ⅱ的剖面图。

图3是表示本发明的实施方式1涉及的温感二极管的俯视图。

图4是表示本发明的实施方式1涉及的温感二极管的变形例1的俯视图。

图5是表示本发明的实施方式1涉及的温感二极管的变形例2的俯视图。

图6是表示本发明的实施方式2涉及的半导体装置的剖面图。

图7是表示本发明的实施方式2涉及的半导体装置的变形例1的剖面图。

图8是表示本发明的实施方式2涉及的半导体装置的变形例2的剖面图。

图9是表示本发明的实施方式2涉及的半导体装置的变形例3的剖面图。

图10是表示本发明的实施方式3涉及的半导体装置的剖面图。