[发明专利]鳍片式场效应晶体管及其制造方法有效
申请号: | 201410169353.4 | 申请日: | 2014-04-25 |
公开(公告)号: | CN105097686B | 公开(公告)日: | 2018-04-13 |
发明(设计)人: | 居建华;张帅;俞少峰 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/336;H01L21/762;H01L29/78;H01L29/06;H01L27/092 |
代理公司: | 中国国际贸易促进委员会专利商标事务所11038 | 代理人: | 马景辉 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 鳍片式 场效应 晶体管 及其 制造 方法 | ||
技术领域
本发明涉及半导体领域,具体地说,涉及一种鳍片式场效应晶体管及其制造方法。
背景技术
晶体管是现代集成电路的关键部件。为了满足速度持续加快的要求,晶体管的驱动电流需要持续增大。由于晶体管的驱动电流与晶体管的栅极宽度成正比,所以优选的是具有较大宽度的晶体管。
然而,栅极宽度的增大与减小半导体器件尺寸的要求相冲突。由此,发展出了鳍片式场效应晶体管(FinFET)。典型FinFET的制造带有从衬底延伸的薄“鳍片”(或鳍状件),例如刻蚀到衬底的硅层中的薄“鳍片”。FinFET的沟道形成在垂直的鳍状件中。将栅极设置在鳍状件上(或包围鳍状件)。栅极可以只布置在沟道的一侧,也可以布置在沟道的两侧。后者使得栅极从沟道的两边控制沟道。FinFET器件具有很多优点,例如降低的短沟道效应和增加的电流流动。但是,当前的FinFET中,为了改善FinFET晶体管中的漏电流,必须改善浅沟道隔离。一种有效的方式是增加浅沟道隔离的深度。然而,随着鳍状件间距的不断减小,很难兼顾到鳍状件的形貌控制和沟道填充。另一种方式是增大器件之间的距离,但这将消耗更大的面积并且仍然难以满足高电压应用的隔离要求。
目前,人们通常采用增加N阱和P阱的离子注入剂量的方式来改善FinFET中的浅沟道隔离。TCAD模拟结果表明,增加离子注入剂量将导致N+/NW和P+/PW的击穿电压(BVD)增大。但是,如果把离子注入剂量增加到1014/cm2以上,将带来诸多问题,例如Rs过低、漏电流增大、电容过高等。
发明内容
本发明的发明人发现上述现有技术中存在问题,并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
本发明的一个目的是提供一种鳍片式场效应晶体管及其制造方法。
根据本发明的一个实施例,一种鳍片式场效应晶体管的制造方法包括以下步骤:在半导体衬底上依次形成第一掩模层和图案化的第二掩模层;在第二掩模层上形成图案化的第三掩模层,其中第三掩模层的图案对应于鳍片式场效应晶体管的鳍状件;对半导体衬底上未受到第三掩模层保护的区域进行刻蚀,从而去除该区域中的第一掩模层和第二掩模层,并且在半导体衬底上的对应部分中形成第一沟槽;去除第三掩模层;对第一掩模层进行刻蚀,然后去除第二掩模层;对整个半导体衬底进行刻蚀,从而形成鳍片式场效应晶体管的鳍状件以及鳍状件之间的第二沟槽,同时第一沟槽被进一步加深使得第一沟槽深度大于第二沟槽的深度;形成鳍片式场效应晶体管,其中各鳍片式场效应晶体管之间通过第一沟槽中的电介质材料彼此隔离,鳍片式场效应晶体管中各个鳍状件之间通过第二沟槽中的电介质材料彼此隔离。
进一步地,所述半导体衬底可以为P型硅衬底,晶向可以为100。
进一步地,所述第一掩模层可以为硬掩膜层,优选地,所述第一掩模层的材料可以为氮化硅。
进一步地,所述第二掩模层可以为硬掩膜层。
进一步地,所述第三掩模层可以为光致抗蚀剂层。
进一步地,可以利用第一掩模层的厚度、刻蚀过程对第一掩模层和半导体衬底的选择性刻蚀速率、以及刻蚀时间来控制所述第一沟槽的深度。
进一步地,形成鳍片式场效应晶体管的步骤还可以包括在半导体衬底中形成N阱和P阱,其中N阱和P阱的边界位于第一沟槽下方并且与第一沟槽的中间对齐。
进一步地,形成鳍片式场效应晶体管的步骤还可以包括通过离子注入在半导体衬底中形成N阱和P阱,所述离子注入的能量范围是25KeV至180KeV。
进一步地,形成鳍片式场效应晶体管的步骤还可以包括通过离子注入在半导体衬底中形成N阱和P阱,所述离子注入的剂量小于1014/cm2。
根据本发明的另一个实施例,一种半导体器件包括多个鳍片式场效应晶体管,其中各个鳍片式场效应晶体管通过第一浅沟槽隔离件彼此隔离,每个鳍片式晶体管中各个鳍状件通过第二浅沟槽隔离件彼此隔离,所述第一浅沟槽隔离件的深度大于第二浅沟槽隔离件的深度。
本发明的一个优点在于,在保持每个FinFET内部各个鳍状件间的沟道隔离深度不变的情况下,各个FinFET之间的沟道隔离深度得到进一步增大,从而改善了器件之间的隔离。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例,并且连同说明书一起用于解释本发明的原理。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410169353.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种半导体器件及其制备方法、电子装置
- 下一篇:半导体结构的形成方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造