[发明专利]一种FinFET器件及其制造方法、电子装置

说明书

本发明提供一种FinFET器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在半导体衬底上形成有多个鳍片，在鳍片的顶部形成有硬掩膜层；形成衬垫氧化物层，以覆盖半导体衬底的表面、鳍片的侧壁以及所述硬掩膜层的侧壁和顶部；形成覆盖衬垫氧化物层的缓冲层，以避免后续实施的工艺对鳍片的高度和特征尺寸造成损失；沉积隔离材料层，以完全填充鳍片之间的间隙；实施高温退火，以使隔离材料层致密化；执行化学机械研磨，直至露出所述硬掩膜层的顶部；去除所述硬掩膜层和部分隔离材料层，以露出鳍片的部分。根据本发明，通过形成覆盖衬垫氧化物层的缓冲层，以避免后续实施的工艺对鳍片的高度和特征尺寸造成损失。

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种FinFET器件及其制造方法、电子装置。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。

随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。

现有技术通常采用以下工艺步骤形成FinFET的鳍片：首先，在衬底上形成硬掩膜层；接着，图案化所述硬掩膜层，形成用于蚀刻衬底以在其上形成鳍片的多个彼此隔离的掩膜；接着，蚀刻衬底以在其上形成多个鳍片；接着，沉积形成多个鳍片之间的隔离结构；最后，蚀刻去除所述硬掩膜层。

在上述工艺过程中，沉积形成所述隔离结构时，通常采用具有可流动性的化学气相沉积(FCVD)来形成构成所述隔离结构的材料。实施FCVD工艺之后，需要实施高温退火来处理构成所述隔离结构的材料，在此过程中，由于发生氧化的缘故，鳍片的高度和特征尺寸均会产生一定程度的损失，进而影响FinFET的性能。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种FinFET器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有多个鳍片，在所述鳍片的顶部形成有硬掩膜层；形成衬垫氧化物层，以覆盖所述半导体衬底的表面、所述鳍片的侧壁以及所述硬掩膜层的侧壁和顶部；形成覆盖所述衬垫氧化物层的缓冲层，以避免后续实施的工艺对所述鳍片的高度和特征尺寸造成损失；沉积隔离材料层，以完全填充所述鳍片之间的间隙；实施高温退火，以使所述隔离材料层致密化；执行化学机械研磨，直至露出所述硬掩膜层的顶部；去除所述硬掩膜层和部分所述隔离材料层，以露出所述鳍片的部分。

在一个示例中，所述鳍片的宽度全部相同，或者所述鳍片分为具有不同宽度的多个鳍片组。

在一个示例中，形成所述鳍片的工艺步骤包括：在所述半导体衬底上形成硬掩膜层；图案化所述硬掩膜层，形成用于蚀刻所述半导体衬底以在其上形成所述鳍片的多个彼此隔离的掩膜；蚀刻所述半导体衬底以在其上形成所述鳍片。

在一个示例中，采用自对准双图案工艺实施所述图案化过程。

在一个示例中，所述硬掩膜层包括自下而上层叠的氧化物层和氮化硅层。

在一个示例中，采用现场蒸汽生成工艺形成所述衬垫氧化物层，采用原子层沉积工艺形成所述缓冲层，采用具有可流动性的化学气相沉积工艺实施所述沉积。

在一个示例中，所述缓冲层为薄层多晶硅层。

在一个示例中，所述高温退火的温度为700℃-1000℃。