[发明专利]一种半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种用于相变随机存取存储器的底部电极的制作方法和具有采用该方法制作的底部电极的相变随机存取存储器。

背景技术

相变存储器(PCM)是一种具有高读取/写入速度的存储器，其广泛应用于集成电路中。集成相变存储器的关键步骤是形成用于连通金属电极和相变材料层的底部电极(BottomElectrode),底部电极从相变材料(GST)层的底部接触相变材料层。当一定强度的电流经过底部电极时，底部电极产生焦耳热以改变相变材料层的相变状态，从而控制相变存储器的工作状态，即相变材料层由非晶态转变到晶态时实现相变存储器的写入数据的功能，相变材料层由晶态转变到非晶态时实现相变存储器的读出数据的功能。

构成底部电极的材料本身固有的性质决定了底部电极的电阻的大小以及导热性的优良，进而决定了相变存储器的良率。对于现有技术而言，通常选用金属钨作为底部电极的材料，这是因为由金属钨构成的底部电极具有超过99％的实现写入数据功能的良率。尽管由金属钨构成的底部电极的电阻的大小完全满足要求，但是，由于其具有较高的导热系数，导致需要给底部电极施加相对较大的通过电流才能产生足够大的焦耳热以改变相变材料层的相变状态。此外，随着半导体器件特征尺寸的不断缩减，在层间介电层中形成用于填充钨的凹槽之后，通常采用原子层沉积工艺填充钨于所述凹槽内，实施所述沉积工艺之后，需要执行化学机械研磨直至露出层间介电层，在上述工艺过程中，需要精确控制工艺的实施精度，以确保在由钨构成的底部电极中不产生缺陷，但是，这是非常困难的。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有层间介电层，在所述层间介电层中形成有第一金属电极；形成用于填充底部电极的通孔，所述通孔露出部分所述第一金属电极的上表面；形成完全填充所述通孔的第一底部电极材料层；实施回蚀刻，以在所述第一底部电极材料层的顶部形成用于填充第二底部电极材料层的凹槽；在所述凹槽中形成第二底部电极材料层。

进一步，所述第一底部电极材料层的材料为钨，所述第二底部电极材料层的材料为锗硅或者掺杂有杂质的锗硅。

进一步，采用原子层沉积工艺形成所述第一底部电极材料层，采用等离子增强化学气相沉积工艺形成所述第二底部电极材料层。

进一步，实施所述原子层沉积之后，还包括执行化学机械研磨的步骤，实施所述研磨之后，所述第一底部电极材料层的高度等于所述通孔的深度。

进一步，实施所述等离子增强化学气相沉积之后，还包括执行另一化学机械研磨的步骤，实施所述另一化学机械研磨之后，所述第二底部电极材料层的高度等于所述凹槽的深度。

进一步，形成所述第二底部电极材料层之后，还包括沉积形成相变材料层的步骤，使所述第二底部电极材料层的顶部接触所述相变材料层。

进一步，形成所述相变材料层之后，还包括在所述相变材料层上形成第二金属电极的步骤。

进一步，所述半导体器件为相变存储器，所述第一金属电极的下端连通形成于所述半导体衬底上的电子元件，所述第一金属电极的上端连通所述第一底部电极材料层的底部，所述第一底部电极材料层和所述第二底部电极材料层共同构成所述相变存储器的底部电极。

进一步，所述通孔位于形成于所述层间介电层上的硬掩膜叠层结构中或者位于形成于所述层间介电层上的另一层间介电层中。

进一步，所述硬掩膜叠层结构包括自下而上层叠的缓冲层、第一硬掩膜层和第二硬掩膜层。

本发明还提供一种采用如上述制造方法中的任一方法形成的半导体器件，所述半导体器件中的底部电极由自下而上层叠的第一底部电极材料层和第二底部电极材料层构成。

进一步，所述第一底部电极材料层的材料为钨，所述第二底部电极材料层的材料为锗硅或者掺杂有杂质的锗硅。

根据本发明，可以有效便捷地实现底部电极的导热性和电阻大小之间的平衡。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1I为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；

图2为根据本发明示例性实施例的方法依次实施的步骤的流程图。

具体实施方式