[发明专利]一种低压全差分运算放大器电路

说明书

技术领域

本发明涉及微电子技术领域中的运算放大器设计技术领域，特别设计一种低压全差分运算放大器电路。

背景技术

运算放大器(简称运放)是许多模拟系统和混合信号系统的一个完整部分。大量的不同复杂程度的运放被用来实现各种功能：从直流偏置的产生到高速放大或滤波。伴随着每一代互补金属氧化物半导体(CMOS)工艺，由于电源电压和晶体管沟道长度的减小，运放的设计越来越复杂。电源电压的减小，动态范围将减小，采用差分操作可以增大信号摆幅。动态范围的下限也将受到关注，为了让动态范围随着电源的下降成比例的减小，噪声和非线性特性必须保持恒定。但是随着电源电压的减小，非线性一般会增加，通常为了让V_DS减小，MOS场效应管的W/L值很大，这样噪声趋于保持恒定或减小。

传统两级全差分运算放大器：

利用传统两级运算放大器实现高速高增益的性能。附图1所示的是没有示出偏置电路的采用电源电压为5V的共源共栅结构和共源极放大器级联的两级全差分运算放大器。M0～M8组成共源共栅放大器提高增益。其中M5～M8构成共源共栅电流源M9～M12构成两个共源极放大器提高摆幅。M13～M17是采用电阻电容采样的共模反馈电路中的共模放大器。以稳定直流工作点。

这种技术的不足之处是电源电压为5V，同时为了实现高增益采用晶体管数较多的套筒式共源共栅结构，导致功耗较大，同时压摆率也很大。在现代低电源电压低功耗产品应用时不可取。

发明内容

本发明要解决的技术问题是提供一种低压全差分运算放大器电路，用以解决现有全差分运算放大器在低电源应用时，由于共模反馈电路的影响，导致的差分增益不高的问题。

为了解决上述技术问题，本发明实施例提供一种低压全差分运算放大器电路，包括：偏置电路11、与所述偏置电路11连接的两级全差分运算放大器12以及与所述两级全差分运算放大器12连接的共模反馈电路13；其中，

所述偏置电路11为所述两级全差分运算放大器12提供偏置电压；

所述共模反馈电路13用于稳定共模输出电压。

进一步地，所述两级全差分运算放大器包括第一级差分放大器以及与所述第一级差分放大器连接的第二级运算放大器。

进一步地，所述第一级差分放大器包括：第一N型MOS管MN1、第二N型MOS管MN2、第一P型MOS管MP1、第二P型MOS管MP2以及第三P型MOS管MP3；其中，

所述第一N型MOS管MN1和所述第二N型MOS管MN2的源极均接地，所述第一N型MOS管MN1的栅极和所述第二N型MOS管MN2的栅极相连；

所述第一N型MOS管MN1的漏极与所述第一P型MOS管MP1的漏极连接，并在连接处输出第一级正向输出电压；

所述第二N型MOS管MN2的漏极与所述第二P型MOS管MP2的漏极连接，并在连接处输出第一级负向输出电压；

所述第一P型MOS管MP1的栅极接正向输入V_in+，所述第一P型MOS管MP1的源极接所述第三P型MOS管MP3的漏极；

所述第二P型MOS管MP2的栅极接负向输入V_in-，所述第二N型MOS管MN2的源极接所述第三P型MOS管MP3的漏极；

所述第三P型MOS管MP3的源极接电源V_DD，栅极接偏置电压V_b1。

进一步地，所述第二级运算放大器包括：第三N型MOS管MN3、第四N型MOS管MN4、第四P型MOS管MP4以及第五P型MOS管MP5；其中，

所述第三N型MOS管MN3的栅极接第一级负向输出电压，源极接地，漏极与所述第四P型MOS管MP4的漏极连接，并在连接处输出第二级负向输出电压V_O-；

所述第四P型MOS管MP4的漏极还连接第一电容C1的一端，所述第一电容C1的另一端接地；

所述第四P型MOS管MP4的源极接电源V_DD，栅极接偏置电压V_b1；

所述第四N型MOS管MN4的栅极接第一级正向输出电压，源极接地，漏极与所述第五P型MOS管MP5的漏极连接，并在连接处输出第二级正向输出电压V_O+；

所述第五P型MOS管MP5的漏极还连接第二电容C2的一端，所述第二电容C2的另一端接地；

所述第五P型MOS管MP5的源极接电源V_DD，栅极接偏置电压V_b1。