[发明专利]单元高度为标称最小间距的非整数倍的标准单元

权利要求书

1.一种由具有金属线的标称最小间距的工艺制造的集成电路，包括：

多条金属线，沿第一方向延伸，所述多条金属线在与所述第一方向垂直的第二方向上间隔开标称最小间距的整数倍；以及

多个标准单元，位于所述多条金属线下方，所述多个标准单元中的至少一个标准单元具有沿所述第二方向的单元高度，并且所述单元高度是所述标称最小间距的任意非整数倍，

多条虚网格线，沿着所述第二方向间隔设置，所述多条虚网格线的相邻两条虚网格线间隔所述标称最小间距。

2.根据权利要求1所述的集成电路，其中，所述单元高度与所述标称最小间距的比率介于6到16的范围内。

3.根据权利要求2所述的集成电路，其中，所述单元高度与所述标称最小间距的比率是7.5。

4.根据权利要求1所述的集成电路，其中，所述单元高度与所述标称最小间距的比率是p/q，并且p和q是整数。

5.根据权利要求1所述的集成电路，其中，所述多个标准单元中的至少一个标准单元是逻辑门单元。

6.根据权利要求5所述的集成电路，其中，所述逻辑门单元是AND、OR、NAND、NOR、XOR、AOI、OAI、MUX、触发器、BUFF、锁存器、INV、延时器或时钟单元。

7.根据权利要求1所述的集成电路，其中，

将所述多个标准单元中的至少一个标准单元的所有输入/输出信号端口都定位为与第一组多条虚网格线重叠，以及

将所述多条金属线定位为与第二组多条虚网格线重叠。

8.一种集成电路设计系统，包括：

非暂时性存储介质，所述非暂时性存储介质编码有对应于预定制造工艺的标准单元的布局，所述预定制造工艺具有金属线的沿预定方向的标称最小间距，所述标准单元的布局具有沿所述预定方向的单元高度，并且所述单元高度是所述标称最小间距的任意非整数倍；以及

硬件处理器，与所述非暂时性存储介质通信连接，并且配置为执行指令集，以用于基于所述标准单元的布局和所述标称最小间距生成集成电路布局，

其中，当执行所述指令集时，所述硬件处理器被配置为生成沿着所述预定方向间隔设置的多条虚网格线，所述多条虚网格线的相邻两条虚网格线间隔所述标称最小间距。

9.根据权利要求8所述的集成电路设计系统，其中，所述单元高度与所述标称最小间距的比率介于6到16的范围内。

10.根据权利要求9所述的集成电路设计系统，其中，所述单元高度与所述标称最小间距的比率是7.5。

11.根据权利要求8所述的集成电路设计系统，其中，所述单元高度与所述标称最小间距的比率是p/q，并且p和q是整数。

12.根据权利要求8所述的集成电路设计系统，其中，所述标准单元是逻辑门单元。

13.根据权利要求12所述的集成电路设计系统，其中，所述逻辑门单元是AND、OR、NAND、NOR、XOR、AOI、OAI、MUX、触发器、BUFF、锁存器、INV、延时器或时钟单元。

14.根据权利要求8所述的集成电路设计系统，其中，当执行所述指令集时，所述硬件处理器配置为：

放置用于所述集成电路布局的所述标准单元的布局，所述标准单元的所有输入/输出信号端口都与第一组虚网格线重叠；以及

放置用于所述集成电路布局的一条或多条金属线的布局图案，所述一条或多条金属线的布局图案与第二组虚网格线重叠。

15.一种生成集成电路布局的方法，包括：

通过硬件处理器接收标准单元的布局，所述标准单元对应于预定制造工艺，所述预定制造工艺具有金属线的沿预定方向的标称最小间距，所述标准单元的布局具有沿所述预定方向的单元高度，并且所述单元高度是所述标称最小间距的非整数倍；

放置用于所述集成电路布局的所述标准单元的布局，所述标准单元的所有输入/输出信号端口都与第一组多条虚网格线重叠；以及

放置用于所述集成电路布局的一条或多条金属线的布局图案，所述一条或多条金属线的布局图案与第二组多条虚网格线重叠，

所述多条虚网格线是平行的，并且所述多条虚网格线中的两条相邻的线间隔开所述标称最小间距。