[发明专利]可重构专用处理器核的周期精确的仿真模型及其硬件架构

权利要求书

1.可重构专用处理器核的周期精确的仿真模型，基于SystemC周期精确模型，其特征在于包括

控制模块，发出配置参数，用于控制与所述模型外部的交互以及模型内部的各模块的工作状态；

传输模块，接收所述控制模块发出的配置参数，用于与专用处理器核外部以及专用处理器核内部的数据传输；

运算模块，接收所述控制模块发出的配置参数，用于根据接收到的配置参数所述选定设定的算法进行运算。

2.根据权利要求1所述的可重构专用处理器核的周期精确的仿真模型，其特征在于所述控制模块、传输模块以及运算模块之间通过函数调用模拟各个模块端口之间的信号通信，实现模块两两之间的通信连接，并通过在所述函数中加入时序信息模拟数字电路中的寄存器非阻塞赋值，建立流水线，得到仿真的波形上运算输入数据和运算输出数据周期精确模型。

3.根据权利要求2所述的可重构专用处理器核的周期精确的仿真模型，其特征在于所述控制模块包括

配置单元，根据设置配置单元中的寄存器完成对控制模块的配置、启动操作；

中断、异常处理单元，包括中断处理单元与异常处理单元，接收控制模块与运算模块的中断信号与异常信号，用于实现对各级中断分别处理，以及运算模块异常的处理；

状态查询单元，用于对各模块状态的查询，以确定对应模块的后续操作。

4.根据权利要求1所述的可重构专用处理器核的周期精确的仿真模型，其特征在于所述运算模块由若干个运算子单元组成，每个运算单元对应一种算法的建模。

5.根据权利要求1-4的任意一项所述的可重构专用处理器核的周期精确的仿真模型，提供一种可重构专用处理器核的周期精确的仿真模型的硬件架构，其特征在于所述硬件架构包括可重构计算阵列单元、主控制器、配置寄存器、重构控制器、访存开关网络、存储器、DMA单元以及总线接口，所述重构控制器、配置寄存器、DMA接口以及总线接口分别与主控制器通信连接，所述重构控制器、配置寄存器分别与主控制器通信连接形成所述控制模块；可重构专用处理器核通过访存开关网络与存储器通信连接形成所述运算模块；所述传输模块包括所述DMA单元与总线接口，所述DMA单元与主控制器通信连接，所述总线接口通过所述DMA单元与存储器通信连接形成数据通道，所述总线接口分别与所述配置寄存器以及总控制器通信连接形成控制通道。

6.根据权利要求1所述可重构专用处理器核的周期精确的仿真模型的硬件架构，其特征在于所述总线接口为AXI接口。