[发明专利]可重构专用处理器核的周期精确的仿真模型及其硬件架构

说明书

技术领域

本发明涉及一种可重构专用处理器核周期精确模型，适用于数字电路软硬件系统设计验证，为可重构专用处理器核的仿真和验证提供一种测试仿真验证平台。

背景技术

    随着SoC复杂度呈现出指数级的增长，由于RTL级的设计复杂度大、设计周期长，而软件的设计必须等到硬件设计完成后才能集成测试，这会使整个设计的周期变得很长。但SoC系统越来越复杂，使得工期增长，上市时间越来越短，传统的RTL级设计已经满足不了设计的需求，迫使设计者们寻求一种新的设计方法即ESL(电子系统级)设计。在ESL设计中，SoC系统的描述和仿真速度快，是设计工程师可以快速地分析SoC系统结构的优劣。一方面，功能正确和时钟精确的执行环境使提前开发软件成为可能，缩短了软硬件集成的时间；另一方面，系统设计更早的与验证流程相结合，能确定工程开发产品的正确性。

       SystemC是一种软硬件协同设计语言，一种系统级建模语言。SystemC是在C++基础上扩展了硬件类和仿真核形成的，由于结合了面向对象设计编程和硬件建模机制原理两方面的特点，所以这使得SystemC可以在抽象层次上的不同级进行系统设计。系统硬件部分可以用SystemC类来描述，其基本单元是模块，模块内可包含子模块、端口或过程，模块之间通过端口和信号进行连接和通信。事务级建模作为ESL设计的核心，将运算功能和通信功能分开，模块之间的通信通过函数调用来实现，减少了事件和信息的处理。通信机制（如总线或者FIFO）被建模成信道，并且以SystemC接口类的形式向模块呈现。并且能够根据具体的事件需求提供相应的设计进度。事务级建模在抽象层次上描述SoC系统，可以分为三种模型，即：非定时的模型、周期近似的模型、周期精确模型。

发明内容

本发明目的在于克服以上现有技术之不足，提供一种具有良好的软硬件接口、高效的可重构专用处理器核的周期精确的仿真模型及其硬件架构，具体由以下技术方案实现：

所述可重构专用处理器核的周期精确的仿真模型，基于SystemC周期精确模型，包括

控制模块，发出配置参数，用于控制与所述模型外部的交互以及模型内部的各模块的工作状态；

传输模块，接收所述控制模块发出的配置参数，用于与专用处理器核外部以及专用处理器核内部的数据传输；

运算模块，接收所述控制模块发出的配置参数，用于根据接收到的配置参数所述选定设定的算法进行运算。

所述可重构专用处理器核的周期精确的仿真模型的进一步设计在于，所述控制模块、传输模块以及运算模块之间通过函数调用模拟各个模块端口之间的信号通信，实现模块两两之间的通信连接，并通过在所述函数中加入时序信息模拟数字电路中的寄存器非阻塞赋值，建立流水线，得到仿真的波形上运算输入数据和运算输出数据周期精确模型。

所述可重构专用处理器核的周期精确的仿真模型的进一步设计在于所述控制模块包括

配置单元，根据设置配置单元中的寄存器完成对控制模块的配置、启动操作；

中断、异常处理单元，包括中断处理单元与异常处理单元，接收控制模块与运算模块的中断信号与异常信号，用于实现对各级中断分别处理，以及运算模块异常的处理；

状态查询单元，用于对各模块状态的查询，以确定对应模块的后续操作。

所述可重构专用处理器核的周期精确的仿真模型的进一步设计在于，所述运算模块由若干个运算子单元组成，每个运算单元对应一种算法的建模。

根据所述可重构专用处理器核的周期精确的仿真模型，提供一种可重构专用处理器核的周期精确的仿真模型的硬件架构，所述硬件架构包括可重构计算阵列单元、主控制器、配置寄存器、重构控制器、访存开关网络、存储器、DMA单元以及总线接口，所述重构控制器、配置寄存器、DMA接口以及总线接口分别与主控制器通信连接，所述重构控制器、配置寄存器分别与主控制器通信连接形成所述控制模块；可重构专用处理器核通过访存开关网络与存储器通信连接形成所述运算模块；所述传输模块包括所述DMA单元与总线接口，所述DMA单元与主控制器通信连接，所述总线接口通过所述DMA单元与存储器通信连接形成数据通道，所述总线接口分别与所述配置寄存器以及总控制器通信连接形成控制通道。

所述可重构专用处理器核的周期精确的仿真模型的硬件架构的进一步设计在于，所述总线接口为AXI接口。

本发明的优点如下：

（1）、本发明基于SystemC语言建模，因此，具有良好的软硬件接口；