[发明专利]阵列基板及其制备方法、显示装置

权利要求书

1.一种阵列基板，其特征在于，所述阵列基板的栅线PAD区域中，相邻的栅线之间设置有与栅线平行且绝缘的栅线配线；所述阵列基板的数据线PAD区域中，相邻的数据线之间设置有与数据线平行且绝缘的数据线配线；所述栅线配线和数据线配线均为可导电的配线段。

2.如权利要求1所述的阵列基板，其特征在于，所述栅线配线包括设置在栅线上方绝缘层上的第二栅线配线段，第二栅线配线段间隔布置在相邻的栅线之间；所述数据线配线包括设置在数据线上方绝缘层上的第二数据线配线段，第二数据线配线段间隔布置在相邻的数据线之间；所述绝缘层覆盖所述栅线和数据线。

3.如权利要求2所述的阵列基板，其特征在于，所述第二栅线配线段与所述数据线同层同材质设置，所述第二数据线配线段与所述栅线同层同材质设置。

4.如权利要求2所述的阵列基板，其特征在于，所述栅线配线还包括与栅线同层且位于第二栅线配线段正下方由所述绝缘层覆盖的第一栅线配线段；所述数据线配线还包括与数据线同层且位于第二数据线配线段正下方由所述绝缘层覆盖的第一数据线配线段。

5.如权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括像素电极，所述第二栅线配线段和第二数据线配线段分别与所述像素电极同层同材质设置。

6.如权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括公共电极和像素电极，所述第二栅线配线段和第二数据线配线段与所述像素电极同层同材质设置，所述第一栅线配线段和第一数据线配线段与所述公共电极同层同材质设置，所述像素电极位于所述公共电极正上方；

或者，所述第二栅线配线段和第二数据线配线段与所述公共电极同层同材质设置，所述第一栅线配线段和第一数据线配线段与所述像素电极同层同材质设置，所述公共电极位于所述像素电极正上方。

7.如权利要求1所述的阵列基板，其特征在于，相邻栅线之间的间距为20～30μm，相邻数据线之间的间距为10～20μm。

8.一种阵列基板的制备方法，其特征在于，

在阵列基板的栅线PAD区域由下至上依次形成栅线和绝缘层；

在绝缘层上方形成间隔的栅线配线，栅线配线位于相邻的栅线之间且与栅线平行；

在阵列基板的数据线PAD区域由下至上依次形成数据线和绝缘层；

在绝缘层上方形成间隔的数据线配线，数据线配线位于相邻的数据线之间且与数据线平行；

所述栅线配线和数据线配线均采用导电材料形成。

9.如权利要求8所述的制备方法，其特征在于，

在所述栅线和数据线上方沉积第一透明导电薄膜，通过构图工艺，在栅线PAD区域形成第一栅线配线段、在数据线PAD区域形成第一数据线配线段、以及在显示区域形成像素电极，所述第一栅线配线段间隔位于相邻的所述栅线之间，所述第一数据线配线段位于相邻的所述数据线之间；

在以上形成的基板上，由下至上依次形成绝缘层和钝化层，在所述钝化层上方沉积第二透明导电薄膜，通过构图工艺，在栅线PAD区域形成第二栅线配线段、在数据线PAD区域形成第二数据线配线段、以及在显示区域形成公共电极，所述第二栅线配线段间隔位于相邻的所述栅线之间，所述第二数据线配线段位于相邻的所述数据线之间；

所述第一栅线配线段位于所述第二栅线配线段的正下方，所述第一数据线配线段位于所述第二数据线配线段的正下方。

10.如权利要求8所述的制备方法，其特征在于，

在所述栅线和数据线上方沉积第一透明导电薄膜，通过构图工艺，在栅线PAD区域形成第一栅线配线段、在数据线PAD区域形成第一数据线配线段、以及在显示区域形成公共电极，所述第一栅线配线段间隔位于相邻的所述栅线之间，所述第一数据线配线段位于相邻的所述数据线之间；

在以上形成的基板上，由下至上依次形成绝缘层和钝化层，在所述钝化层上方沉积第二透明导电薄膜，通过构图工艺，在栅线PAD区域形成第二栅线配线段、在数据线PAD区域形成第二数据线配线段、以及在显示区域形成像素电极，所述第二栅线配线段间隔位于相邻的所述栅线之间，所述第二数据线配线段位于相邻的所述数据线之间；

所述第一栅线配线段位于所述第二栅线配线段的正下方，所述第一数据线配线段位于所述第二数据线配线段的正下方。