[发明专利]阵列基板及其制备方法、显示装置

说明书

技术领域

本发明涉及显示技术领域，特别是涉及一种阵列基板及其制备方法、显示装置。

背景技术

在阵列基板与彩膜基板成盒后的切割工艺中，如图1和图2所示，阵列基板上PAD区域中，栅线1和数据线1’形成之后，其上方形成有绝缘层2。由于阵列基板表面与切割碎屑直接接触无法避免，且对于尺寸较小的屏，需要运输到客户处进行切割，屏的Pad区金属线划伤比例较大且无法修复，对产品良率影响很大。数据信号线有一定的厚度，在阵列基板表面形成较大的突起，这种突起造成的断差很容易因为碎屑划伤且无法修复，经过分析和实验验证发现，信号线导致的断差与划伤关系密切，断差越大，划伤风险越高，断差越小，划伤比例越少，且此不良无法修复，直接形成残次品，严重影响产品良率。

此问题目前的对应方式主要是降低金属膜厚来减少断差，但金属膜厚降低会造成电阻电容延迟增加，从而加重残像等问题，对产品性能影响较大，因此保证产品显示性能与提高抗划伤性能之间形成了矛盾。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是对于显示装置，如何让保证产品显示性能与提高抗划伤性能两者之间实现统一。

(二)技术方案

为了解决上述技术问题，本发明提供一种阵列基板，所述阵列基板的栅线PAD区域中，相邻的栅线之间设置有与栅线平行且绝缘的栅线配线；所述阵列基板的数据线PAD区域中，相邻的数据线之间设置有与数据线平行且绝缘的数据线配线；所述栅线配线和数据线配线均为可导电的配线段。

优选地，所述阵列基板中，所述栅线配线包括设置在栅线上方绝缘层上的第二栅线配线段，第二栅线配线段间隔布置在相邻的栅线之间；所述数据线配线包括设置在数据线上方绝缘层上的第二数据线配线段，第二数据线配线段间隔布置在相邻的数据线之间；所述绝缘层覆盖所述栅线和数据线。

优选地，所述阵列基板中，所述第二栅线配线段与所述数据线同层同材质设置，所述第二数据线配线段与所述栅线同层同材质设置。

优选地，所述阵列基板中，所述栅线配线还包括与栅线同层且位于第二栅线配线段正下方由所述绝缘层覆盖的第一栅线配线段；所述数据线配线还包括与数据线同层且位于第二数据线配线段正下方由所述绝缘层覆盖的第一数据线配线段。

优选地，所述阵列基板还包括像素电极，所述第二栅线配线段和第二数据线配线段分别与所述像素电极同层同材质设置。

优选地，所述阵列基板还包括公共电极和像素电极，所述第二栅线配线段和第二数据线配线段与所述像素电极同层同材质设置，所述第一栅线配线段和第一数据线配线段与所述公共电极同层同材质设置，所述像素电极位于所述公共电极正上方；

或者，所述第二栅线配线段和第二数据线配线段与所述公共电极同层同材质设置，所述第一栅线配线段和第一数据线配线段与所述像素电极同层同材质设置，所述公共电极位于所述像素电极正上方。

优选地，所述阵列基板中，相邻栅线之间的间距为20～30μm，相邻数据线之间的间距为10～20μm。

本发明还提供了一种阵列基板的制备方法，其中，

在阵列基板的栅线PAD区域由下至上依次形成栅线和绝缘层；

在绝缘层上方形成间隔的栅线配线，栅线配线位于相邻的栅线之间且与栅线平行；

在阵列基板的数据线PAD区域由下至上依次形成数据线和绝缘层；

在绝缘层上方形成间隔的数据线配线，数据线配线位于相邻的数据线之间且与数据线平行；

所述栅线配线和数据线配线均采用导电材料形成。

优选地，上述制备方法中，

在所述栅线和数据线上方沉积第一透明导电薄膜，通过构图工艺，在栅线PAD区域形成第一栅线配线段、在数据线PAD区域形成第一数据线配线段、以及在显示区域形成像素电极，所述第一栅线配线段间隔位于相邻的所述栅线之间，所述第一数据线配线段位于相邻的所述数据线之间；

在以上形成的基板上，由下至上依次形成绝缘层和钝化层，在所述钝化层上方沉积第二透明导电薄膜，通过构图工艺，在栅线PAD区域形成第二栅线配线段、在数据线PAD区域形成第二数据线配线段、以及在显示区域形成公共电极，所述第二栅线配线段间隔位于相邻的所述栅线之间，所述第二数据线配线段位于相邻的所述数据线之间；

所述第一栅线配线段位于所述第二栅线配线段的正下方，所述第一数据线配线段位于所述第二数据线配线段的正下方。

优选地，上述制备方法中，