[发明专利]一种刻蚀方法和阵列基板在审
申请号: | 201410187181.3 | 申请日: | 2014-05-05 |
公开(公告)号: | CN103972075A | 公开(公告)日: | 2014-08-06 |
发明(设计)人: | 卜倩倩;郭炜;任庆荣;王路;刘英伟 | 申请(专利权)人: | 京东方科技集团股份有限公司 |
主分类号: | H01L21/311 | 分类号: | H01L21/311;H01L21/77;H01L27/12 |
代理公司: | 北京中博世达专利商标代理有限公司 11274 | 代理人: | 申健 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 刻蚀 方法 阵列 | ||
技术领域
本发明涉及显示面板制作技术领域,尤其涉及一种刻蚀方法和阵列基板。
背景技术
随着薄膜晶体管液晶显示屏(Thin Film Transistor Liquid Crystal Display,简称TFT-LCD)等显示器件的高速发展,对高光透过率、超低电阻的透明电极的需求量越来越大。目前,平面显示中最常用的透明导电氧化物(Transparent Conducting Oxide,简称TCO)薄膜材料是氧化铟锡(indium tin oxid,简称ITO),这是一种N型半导体材料,在导电性和透明性方面有着极其优越的性能。而这种材料应用于显示器件中,其图案化是非常重要的因素。
现有的技术方案中常用的一种ITO图案化的方法是湿法化学刻蚀方法。但是,湿法化学刻蚀方法在刻蚀膜厚大于的ITO时,常常会出现刻蚀不干净,甚至于会出现图像短路的现象;如果采用延长刻蚀时间、提高刻蚀浓度等措施来解决湿法刻蚀中刻蚀不干净的问题,会影响腐蚀设备的使用寿命等;同时,延长刻蚀时间会出现刻蚀不均匀或刻蚀过度的问题,影响产品的性能。另一种可行的方案是使用等离子体干法刻蚀。但是,等离子体干法刻蚀方法在实际的应用中需要的刻蚀成本较大,且刻蚀速率较慢,对于大面积的显示面板操作起来比较困难,实用性比较差。
发明内容
本发明的实施例提供一种刻蚀方法和阵列基板,解决了现有的阵列基板制作方案中进行ITO图案化刻蚀时由于ITO膜厚过大而出现刻蚀不干净和刻蚀速度较慢的问题,增强了显示面板的ITO图案化的刻蚀效果和在实际应用中的实用性,提高了刻蚀速率,同时,降低了刻蚀成本。
为达到上述目的,本发明的实施例采用如下技术方案:
一方面,提供一种刻蚀方法,所述方法包括:
在基板上形成一层氧化铟锡ITO膜层;
在所述ITO膜层上形成一层光刻胶层;
在所述光刻胶层上方设置掩膜板,所述掩膜板不完全覆盖所述光刻胶层;
祛除所述光刻胶层中未被所述掩膜板覆盖的光刻胶;
采用湿法刻蚀工艺刻蚀掉所述ITO膜层中未被所述光刻胶层覆盖的所述ITO膜层;
采用干法刻蚀工艺刻蚀掉所述ITO膜层中未被所述光刻胶层覆盖的所述ITO膜层中通过所述湿法刻蚀工艺刻蚀后残留的ITO膜层。
可选的,所述方法还包括:
祛除所述光刻胶层中通过所述湿法刻蚀工艺和所述干法刻蚀工艺刻蚀后剩余的光刻胶。
可选的,所述方法还包括:
根据干法刻蚀所采用的刻蚀设备,设置采用干法刻蚀工艺刻蚀所述ITO膜层时的所述刻蚀设备中的刻蚀条件满足预设条件。
可选的,所述基板上的所述ITO膜层的厚度大于预设膜厚。
可选的,所述方法还包括:
采用湿法刻蚀工艺刻蚀所述ITO膜层时,设置所述湿法刻蚀的刻蚀液的浓度小于或者等于预设浓度。
另一方面,提供一种阵列基板,所述阵列基板包括:
基板;
覆盖所述基板的ITO像素电极层,所述ITO像素电极层是采用湿法刻蚀工艺和干法刻蚀工艺相结合的工艺制程制作形成的。
本发明的实施例提供的刻蚀方法和阵列基板,通过在制作显示面板的阵列基板时采用湿法刻蚀工艺和干法刻蚀工艺相结合的方案形成ITO像素电极层,解决了现有的阵列基板制作方案中进行ITO图案化刻蚀时由于ITO膜厚过大而出现刻蚀不干净和刻蚀速度较慢的问题,增强了显示面板的ITO图案化的刻蚀效果和在实际应用中的实用性,提高了刻蚀速率,同时,降低了刻蚀成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的实施例提供的一种刻蚀方法的流程示意图;
图2为本发明的实施例提供的另一种刻蚀方法的流程示意图;
图3为本发明的实施例提供的一种阵列基板中的ITO像素电极层制作过程中的结构一示意图;
图4为本发明的实施例提供的一种阵列基板中的ITO像素电极层制作过程中的结构二示意图;
图5为本发明的实施例提供的一种阵列基板中的ITO像素电极层制作过程中的结构三示意图;
图6为本发明的实施例提供的一种阵列基板中的ITO像素电极层制作过程中的结构四示意图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410187181.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:商标压紧装置
- 下一篇:一种可调节的包装机料仓装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造