[发明专利]半导体封装有效
申请号: | 201410190721.3 | 申请日: | 2014-05-07 |
公开(公告)号: | CN104425468B | 公开(公告)日: | 2018-08-10 |
发明(设计)人: | 小泽勋 | 申请(专利权)人: | 东芝存储器株式会社 |
主分类号: | H01L25/065 | 分类号: | H01L25/065;H01L23/488 |
代理公司: | 北京市中咨律师事务所 11247 | 代理人: | 张林;段承恩 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 封装 | ||
1.一种半导体封装,其特征在于,具有:
基板,其具有第一、第二焊盘;
第一半导体芯片,其设置于所述基板上;
第一线,其将所述第一焊盘和所述第一半导体芯片的一端电连接;
第一模铸材料,其将所述基板上的所述第一半导体芯片及所述第一线密封;
第二半导体芯片,其设置于所述第一模铸材料上;
第二线,其将所述第二焊盘和所述第二半导体芯片的、在与所述第一半导体芯片的所述一端交叉的方向上延伸的一端电连接;
第二模铸材料,其将所述基板上的所述第一模铸材料、所述第二半导体芯片及所述第二线密封;
第四半导体芯片,其设置于所述基板上,且被密封于所述第二模铸材料中;和
第三线,其将所述基板上的第三焊盘和所述第四半导体芯片电连接,且被密封于所述第二模铸材料中,
所述第二半导体芯片包括NAND闪存,
所述第一半导体芯片包括所述NAND闪存的控制器,
所述基板是具有多个布线层的多层基板,所述多个布线层中上层的布线层的布线通过连接材料与下层的布线层的布线连接,所述布线与所述第一焊盘连接,
所述布线的上层的布线层是接地电位层,
经由所述第一线和所述布线向主机传输信号。
2.根据权利要求1所述的半导体封装,其特征在于,
还具备电子部件,其设置于所述基板上,且被密封于所述第二模铸材料中。
3.根据权利要求1所述的半导体封装,其特征在于,
所述信号是SATA信号,所述第一线和所述第二线俯视观察不重叠。
4.根据权利要求1所述的半导体封装,其特征在于,
还具备第三半导体芯片,其设置于所述第二半导体芯片上且被密封于所述第二模铸材料中,
在将所述基板、所述第一、第二、第三半导体芯片、所述第一、第二模铸材料剖开的剖面中,所述第二、第三半导体芯片从所述第一模铸材料突出。
5.根据权利要求1所述的半导体封装,其特征在于,
还具备第三半导体芯片,其设置于所述第二半导体芯片上且被密封于所述第二模铸材料中,
还具备多个第五半导体芯片,其设置于所述第三半导体芯片上且被密封于所述第二模铸材料中,
在将所述基板、所述第一、第二、第三、第五半导体芯片、所述第一、第二模铸材料剖开的剖面中,所述第二、第三半导体芯片在所述剖面的第一方向上偏移焊盘区域量地配置,所述第五半导体芯片在与所述第一方向相反的第二方向上偏移焊盘区域量地分别配置。
6.根据权利要求1所述的半导体封装,其特征在于,
还具备第三半导体芯片,其设置于所述第二半导体芯片上且被密封于所述第二模铸材料中,
还具备多个第五半导体芯片,其设置于所述第三半导体芯片上且被密封于所述第二模铸材料中,
在将所述基板、所述第一、第二、第三、第五半导体芯片、所述第一、第二模铸材料剖开的剖面中,所述第二、第三、第五半导体芯片在所述剖面的第一方向和与所述第一方向相反的第二方向上交替偏移焊盘区域量地分别配置。
7.根据权利要求1所述的半导体封装,其特征在于,
所述第四半导体芯片包括动态随机存取存储器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410190721.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:芯片、芯片装置以及用于制造芯片的方法
- 下一篇:电熔丝结构及其使用方法
- 同类专利
- 专利分类