[发明专利]硅通孔绝缘层制备方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种硅通孔(Through-Silicon-Via，TSV)绝缘层制备方法。

背景技术

随着集成电路的集成度的提高，利用现代电子封装技术实现高密度的集成(包括2.5D，3D集成技术)，成为集成电路系统级集成的重要技术途径。在众多封装技术中，硅通孔(Through-Silicon-Via，TSV)技术成为目前研究的热点。

TSV的技术很多优势，例如：互连长度可以缩短到与芯片厚度相等，采用垂直堆叠的逻辑模块取代水平分布的逻辑模块；显著的减小RC延迟和电感效应等。TSV技术包括如下的关键工艺：提供半导体衬底，所述半导体衬底表面可以形成有芯片；在所述半导体衬底内形成通孔，所述形成通孔的工艺为等离子刻蚀工艺；在所述通孔的侧壁形成绝缘层；在侧壁形成有绝缘层的通孔沉积扩散阻挡层；在侧壁形成有绝缘层和扩散阻挡层的通孔填入导电物质；减薄所述半导体衬底并进行对应堆叠。TSV技术按照器件和通孔形成的先后顺序可以分为“先形成器件然后形成通孔”(device first)和“先形成通孔然后制造器件”(via first)两类。

通孔侧壁绝缘层的形成，是TSV技术中非常关键的工艺步骤，主要目的是将半导体硅和通孔里的金属导电介质隔离，同时也是金属介质的衬底。所以绝缘性以及与金属层的黏附性是该介质层的重要特性指标。由于硅通孔的纵横深度比(AR Ratio)往往很高，所以对绝缘介质沉积工艺的台阶覆盖性有要求。目前主要有三种方式形成通孔侧壁绝缘层：热氧化形成氧化硅(只能用于“先形成通孔然后制造器件”通孔技术，因为器件已经形成之后无法承受热氧化的高温)，SACVD(次常压化学汽相沉积)氧化硅沉积工艺以及ALD(原子层沉积)氧化硅沉积工艺。对于“先形成器件然后形成通孔”的TSV技术，通常使用SACVD氧化硅沉积工艺或者ALD(原子层沉积)氧化硅沉积工艺。SACVD氧化硅沉积工艺的优点是沉积速度快，费用较低，缺点是容易吸潮(表面有-OH键)，击穿电压较低，与扩散阻挡层(通常是金属Ta)黏附性较差；ALD(原子层沉积)氧化硅沉积工艺的优点是不容易吸潮，击穿电压较高，与扩散阻挡层黏附性较好，缺点是沉积速度慢，费用较高。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够用较快的速度和较低的费用得到不容易吸潮，击穿电压较高，与扩散阻挡层黏附性较好的硅通孔氧化硅绝缘层的硅通孔绝缘层制备方法。

为了实现上述技术目的，根据本发明，提供了一种硅通孔绝缘层制备方法，包括：第一步骤，用于利用先形成器件然后形成通孔的硅通孔工艺在半导体衬底中形成半导体器件和硅通孔；第二步骤，用于利用亚常压化学气相沉积工艺在形成有半导体器件和硅通孔的半导体衬底上沉积第一厚度的第一绝缘层；第三步骤，用于利用原子层沉积工艺在第一步骤所形成的第一绝缘层上直接沉积第二厚度的第二绝缘层；第四步骤，用于在第二步骤所形成的第二绝缘层上直接沉积扩散阻挡层。

优选地，所述第一厚度大于所示第二厚度。

优选地，第一绝缘层和第二绝缘层是氧化硅绝缘层。

优选地，硅通孔的直径为1-50um，硅通孔的深度为10-500um。

优选地，在亚常压化学气相沉积工艺中，反应先驱物包括TEOS和O₃，反应压力温度为400C，气体压力为10-100Torr。

优选地，扩散阻挡层是Ta和/或TaN层。

优选地，所述第一厚度和所示第二厚度的总厚度为50nm-5000nm。

本发明提出一种硅通孔绝缘层的制备方法，先用SACVD设备沉积第一层氧化硅绝缘层，然后再用原子层沉积设备沉积第二层氧化硅绝缘层。采用本发明提出的硅通孔绝缘层的制备方法，能够结合SACVD和原子层沉积氧化硅的优势，用较经济的方法，得到性能优越的硅通孔氧化硅绝缘层。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据本发明优选实施例的硅通孔绝缘层制备方法的流程图。

图2示意性地示出了根据本发明优选实施例的硅通孔绝缘层制备方法的示意图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式