[发明专利]金属互连线拼接版图结构

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种金属互连线拼接版图结构。

背景技术

在集成电路片上淀积金属薄膜，并通过光刻技术形成布线，把互相隔离的元件按一定要求互连成所需电路的工艺。对用于集成电路互连的金属材料的要求是：电阻率低，能与元件的电极形成良好的低欧姆接触；与二氧化硅层的粘附性要好；便于淀积和光刻加工形成布线等。

目前，在超大规模集成电路中，封装密度不断提高使电路元件越来越密，然而由于芯片制造工艺中的掩膜板尺寸(reticle size)的限制，单个的芯片尺寸(chip size)很难突破，所以往往需要多个小尺寸芯片进行拼接以获得更大尺寸的芯片和集成电路板，普遍采用多层金属互连线。目前，光刻工艺的光罩尺寸的限制。

然而，由于传统的后段金属互连线结构和线宽以及拼接对准精度的限制，使得两个芯片的拼接很容易出现拼接缺陷，从而严重影响集成电路性能。例如图1A和1B中两个拼接芯片的金属互连线完全没有拼接上而电连接断开，造成集成电路器件无法工作；图1C中两个拼接芯片金属互连线已拼接上，但是由于连接处的线宽很窄而产生很大的电阻，严重影响器件工作。

因此，需要一种新的金属互连线拼接版图结构，以避免上述缺陷。

发明内容

本发明的目的在于提供一种金属互连线拼接版图结构，能够避免传统拼接工艺的拼接缺陷。

为解决上述问题，本发明提供一种金属互连线拼接版图结构，包括：形成有第一类互联金属互连线图形的第一拼接模块以及形成有第二类互连金属互连线图形的第二拼接模块，所述第一类互连金属互连线图形的拼接端的一定线长上具有线宽大于第二类金属互连线图形的线宽的连接头图形，所述第二拼接模块的拼接端设有线长不大于所述连接头图形线长的对准叠合区，所述连接头图形在第一拼接模块和第二拼接模块拼接时与对准叠合区中的第二类金属互连线图形对准叠合。

进一步的，所述连接头图形的线长为0.02μm～0.5μm。

进一步的，所述连接头图形的线宽比所述第二类金属互连线图形的线宽大0.02μm～0.5μm。

进一步的，所述对准叠合区的线长为0.02μm～0.5μm。

进一步的，所述第一拼接模块包含多个第一类互联金属互连线图形，所述第二拼接模块包含多个第二类互联金属互连线图形，相邻两个第一类互联金属互连线图形之间的间距比第一类互连金属互连线图形的最小间距大0.02μm～0.5μm，相邻两个第二类互联金属互连线图形之间的间距比第二类互连金属互连线图形的最小间距大0.02μm～0.5μm。

进一步的，所述第一类互连金属互连线图形除连接头图形以外的部分为直线形。

进一步的，所述第二类互连金属互连线图形为直线形。

进一步的，所述第一类互连金属互连线图形除连接头图形以外的部分的线宽与第二类互连金属互连线图形的线宽相等。

进一步的，所述第一类互连金属互连线图形中，所述连接头图形与除连接头图形以外的部分呈“T”形、倒“L”形或者喇叭形，所述连接头图形为“T”形的横段区域、倒“L”形的横段折弯区域或喇叭形的喇叭口区域。

与现有技术相比，本发明提供的金属互连线拼接版图结构，其包括：形成有第一类互联金属互连线图形的第一拼接模块以及形成有第二类互连金属互连线图形的第二拼接模块，所述第一类互连金属互连线图形的拼接端的一定线长上具有线宽大于第二类金属互连线图形的线宽的连接头图形，所述第二拼接模块的拼接端设有线长不大于所述连接头图形线长的对准叠合区，所述连接头图形在第一拼接模块和第二拼接模块拼接时与对准叠合区中的第二类金属互连线图形对准叠合。通过线宽相对较大的连接头图形以及不大于所述连接头图形线长的对准叠合区的对准叠合，解决了在两芯片的金属互连线拼接过程中由于金属互连线对准错位而产生的拼接缺陷问题，增加了拼接工艺的稳定性，提高了产品良率和性能。

附图说明

图1A至图1C是现有技术中两芯片拼接时的拼接缺陷；

图2是本发明具体实施的金属互连线拼接版图结构的示意图；

图3A至图3B是应用图2的金属互连线拼接版图结构进行两芯片拼接的结构示意图；

图4A至图4C是应用本发明具体实施例的金属互连线拼接版图结构进行两芯片拼接的结构示意图。

具体实施方式

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应认为只是局限在所述的实施例。