[发明专利]一种图形自对准形成方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种图形自对准形成方法。

背景技术

超大规模集成电路的特征尺寸按照摩尔定律的发展，已经发展到20纳米及以下的特征尺寸，以便在更小面积上增加半导体器件的容量并降低成本，形成具有更好的性能，更低的功耗的半导体器件。每个器件的特征尺寸的收缩需要更复杂的技术。

光刻法是常用的将器件及电路图案转移到衬底上的方法，线的宽度和间距是光刻工艺中最为关键的两个参数。间距被定义为两个相邻线的相同点之间的距离。由于各种因素，如光学和光的波长等物理限制，现有的光刻技术具有最小间距在20纳米以下已不能满足集成电路的需求，低于该特定光刻技术极限的特征尺寸的图形已不能通过现有的光刻技术形成。

因此，找到一种利用现有光刻技术同时又能满足特征尺寸需求的方法就非常重要。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够利用现有光刻技术同时又能满足特征尺寸需求的方法。

为了实现上述技术目的，根据本发明的第一方面，提供了一种图形自对准形成方法，包括：第一步骤，用于在衬底上布置掩模层；第二步骤，用于进行光刻以使衬底上的掩模层形成具有第一特征尺寸的第一图形；第三步骤，用于在该第一图形上沉积一层二氧化硅作为共形层，覆盖被第一图形暴露出来的衬底表面，并形成均匀覆盖第一图形的侧墙；第四步骤，用于在该侧墙形成的基础上沉积一层氮化硅作为填充层，并通过化学机械研磨对填充层进行平坦化，以暴露出掩模层；第五步骤，用于通过湿法刻蚀去除氮化硅，留下二氧化硅和掩模层；第六步骤，用于执行灰化工艺选择性的去除掩模层，仅留下衬底表面的二氧化硅以及二氧化硅形成的侧墙；第七步骤，用于利用二氧化硅作为刻蚀掩模对衬底进行刻蚀，形成小于具有小于第一特征尺寸的第二特征尺寸的第二图形。

优选地，第二特征尺寸为第一特征尺寸的一半。

优选地，共形层4的厚度在介于第一特征尺寸的90％和第一特征尺寸的110％之间。

优选地，在通过化学机械研磨对填充层进行平坦化时，在探测到掩模层时终止研磨。

根据本发明的第二方面，提供了一种图形自对准形成方法，包括：第一步骤，用于在多晶硅层上布置掩模层；第二步骤，用于进行光刻以使多晶硅层上的掩模层形成具有第一特征尺寸的第一图形；第三步骤，用于在该第一图形上沉积一层二氧化硅，覆盖被第一图形暴露出来的多晶硅层表面，并形成均匀覆盖第一图形的侧墙；第四步骤，用于在该侧墙形成的基础上沉积一层氮化硅作为填充层，并通过化学机械研磨对填充层进行平坦化，以暴露出掩模层；第五步骤，用于通过湿法刻蚀去除氮化硅，留下二氧化硅和掩模层；第六步骤，用于执行灰化工艺选择性的去除掩模层，仅留下多晶硅层表面的二氧化硅以及二氧化硅形成的侧墙；第七步骤，用于利用二氧化硅作为刻蚀掩模对多晶硅层进行刻蚀以形成多晶硅栅极，形成小于具有小于第一特征尺寸的第二特征尺寸的第二图形。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据本发明优选实施例的图形自对准形成方法的流程图。

图2至9示意性地示出了根据本发明优选实施例的图形自对准形成方法的各个步骤。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

图1示意性地示出了根据本发明优选实施例的图形自对准形成方法的流程图。

具体地，如图1所示，根据本发明优选实施例的图形自对准形成方法包括依次执行下述步骤：

第一步骤S1，用于在衬底1上布置掩模层2，如图2所示；

第二步骤S2，用于例如利用掩模版进行光刻，以使衬底上的掩模层形成具有第一特征尺寸的第一图形3，如图3所示；例如，第一特征尺寸形成在或接近用高分辨率的光掩模光刻系统的光学分辨率的极限尺寸；

第三步骤S3，用于在该第一图形上沉积一层二氧化硅作为共形层4，覆盖被第一图形暴露出来的衬底表面，并形成均匀覆盖第一图形的侧墙，如图4所示；优选地，共形层4的厚度在介于第一特征尺寸的约90％和第一特征尺寸的约110％之间。