[发明专利]导电盲孔结构及其制法

说明书

一种导电盲孔结构及其制法，该导电盲孔结构的制法，通过先形成穿孔于一封装胶体上，再形成介电层于该封装胶体上，且该介电层填满该些穿孔，之后形成盲孔于该介电层上，且该盲孔位于该些穿孔中，最后形成导电材于该盲孔中。藉由先将该介电层填满该些穿孔，再形成该盲孔于该些穿孔中的介电层中，以改善该些穿孔的壁面的粗糙度。

技术领域

本发明涉及一种贯穿胶体(Through molding via,TMV)的技术，尤指一种导电盲孔结构及其制法。

背景技术

贯穿胶体(Through molding via,TMV)的技术，目前已广泛运用于半导体领域，其主要技术为利用激光烧灼方式于封装胶体表面进行开孔制程，以显露出位于封装胶体下的电性接点(如线路或电性连接垫)。

例如，制作扇出型(Fan-Out,FO)封装堆栈(Package on Package,POP)结构时，便会使用该技术。图1A至图1D为现有FO-POP封装结构的导电盲孔结构的制法的剖面示意图。

如图1A所示，一具有多个线路层100的封装基板10设于一支撑件9上，且该封装基板10上设有一芯片11与一封装胶体12，并使该封装胶体12包覆该芯片11。

如图1B所示，形成一介电层13于该封装胶体12上。

如图1C所示，利用激光钻孔方式贯穿该介电层13与该封装胶体12，以形成多个盲孔130，令最上层的部分该线路层100(即电性连接垫)外露于该盲孔130。

如图1D所示，电镀形成如铜的导电材14于该介电层13上与该盲孔130中，使该介电层13上的导电材14作为扇出型线路重布层141，且于该盲孔130中的导电材14作为导电盲孔140，以令该导电盲孔140电性连接该线路层100与该线路重布层141。

于后续制程中，如图1E所示，形成一绝缘保护层15于该线路重布层141与该介电层13上，且该绝缘保护层15形成有多个开孔150，使该线路重布层141的电性接触垫142外露于该些开孔150。之后，形成一表面处理层16于该电性接触垫142上，以结合多个如焊球的导电组件(图略)于该表面处理层16上，俾制成半导体封装件1。最后，移除该支撑件9。

目前该盲孔130的最大孔径R为100至200微米(um)，如第1C图所示，随着该半导体封装件1的体积朝轻薄短小及功能性增强的趋势设计，该盲孔130的孔径将愈做愈小，且布孔密度也愈高，以符合装结构体积轻薄短小、及功能性增强的需求。

然而，前述现有导电盲孔140的制法中，使用激光钻孔方式形成该盲孔130，使该盲孔130的壁面130a呈现不平整表面，如图1C’所示，该盲孔130的壁面130a的粗糙度(Ra)为50微米(um)，也就是该盲孔130的壁面130a极为粗糙，所以该导电盲孔140将因粗糙的该壁面130a而形成锯齿状表面，如图1D所示，导致电荷容易集中于该导电盲孔140的表面突起处，以致于容易因电阻过高而产生焦耳热，进而造成线路断路的问题。

此外，于电镀铜时，会先溅镀一极薄的铜材晶种层(seed layer，图略)，但铜材与该封装胶体12的接口不亲，所以当该盲孔130的壁面130a极为粗糙时，该晶种层的铜材容易脱落(peeling)，致使后续电镀的导电材14无法有效附着于该盲孔130的壁面130a上而发生脱层现象，导致该半导体封装件1的可靠度不佳。

又，遂有另一方式，通过于该壁面130a上镀覆一钝化层(passvation layer)12’，以形成另一盲孔120，如图1C”所示，而藉以改善孔壁的粗糙度，之后再形成该导电材14于该盲孔120中。然而，该钝化层12’的厚度t仅1至2微米(um)，并无法有效填补该壁面130a的粗糙度，也就是该盲孔120的壁面120a仍然粗糙，即该盲孔120的壁面120a仍无法避免线路断路与铜材脱落的问题。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。