[发明专利]静电放电保护装置

说明书

本发明公开了一种静电放电保护装置，包括保护电路、第一电阻与低通滤波器。保护电路包括第一元件与第二元件。第一元件与第二元件相互串接在电源配线与接地配线之间，且第一元件与第二元件之间具有连接节点。低通滤波器、保护电路与第一电阻相互串接在输入焊垫与内部电路之间。

技术领域

本发明是有关于一种静电放电保护装置，且特别是有关于一种具有低通滤波器的静电放电保护装置。

背景技术

静电放电(electrostatic discharge，ESD)是影响集成电路的可靠度(reliability)的主要因子，故集成电路中都会加入静电放电保护装置的设计。此外，随着半导体工艺技术进步至深次微米(deep sub-micron)的尺寸，现有集成电路的电子产品在量产前往往必须通过元件层级(component-level)与系统层级(system-level)的ESD测试。其中，当集成电路完成封装时，会先进行元件层级的ESD测试。此外，当集成电路安装在电子产品后，将进一步地进行系统层级的ESD测试。

在系统层级的ESD测试下，静电放电能量会更加的强大。因此，现有的静电放电保护装置大多无法致使集成电路通过系统层级的ESD测试，进而降低集成电路的可靠度。

发明内容

本发明提供一种静电放电保护装置，利用低通滤波器导引静电讯号，以致使集成电路通过系统层级的ESD测试。

本发明的静电放电保护装置，包括保护电路、第一电阻与低通滤波器。保护电路包括第一元件与第二元件。其中，第一元件与第二元件相互串接在电源配线与接地配线之间，且第一元件与第二元件之间具有连接节点。低通滤波器、保护电路与第一电阻相互串接在输入焊垫与内部电路之间。

基于上述，本发明的静电放电保护装置设有低通滤波器，并可透过低通滤波器将静电讯号导引至接地配线。藉此，静电放电保护装置将可致使集成电路通过系统层级的ESD测试，进而提升集成电路的可靠度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为依据本发明一实施例的静电放电保护装置的电路示意图。

图2为依据本发明一实施例的静电放电保护装置在系统层级的ESD测试下的模拟示意图。

图3为依据本发明另一实施例的静电放电保护装置的电路示意图。

图4为依据本发明又一实施例的静电放电保护装置的电路示意图。

图5为依据本发明再一实施例的静电放电保护装置的电路示意图。

图6为依据本发明另一实施例的静电放电保护装置的电路示意图。

【符号说明】

100、300、400、500、600：静电放电保护装置

110：保护电路

111：第一元件

112：第二元件

120、R11、R12、R21、R22、420：电阻

130、330、430、530：低通滤波器

IN1：低通滤波器的输入端

OUT1：低通滤波器的输出端

D1：二极管

C1：电容

M1、M12：NMOS晶体管

M11：PMOS晶体管

101：输入焊垫