[发明专利]半导体封装件

权利要求书

1.一种半导体封装件，包括：

衬底；以及

设置在所述衬底上的一对半导体芯片，使得所述一对半导体芯片的有源表面彼此面对，

其中所述一对半导体芯片包括第一半导体芯片和第二半导体芯片，所述第一半导体芯片设置为更靠近所述衬底，所述第二半导体芯片设置为更远离所述衬底，并且设置在所述衬底上的多个连接端子通过所述第一半导体芯片直接电连接至设置在所述第二半导体芯片上的多个端子并且电连接至所述第二半导体芯片的一个或多个半导体器件，

其中，所述第一半导体芯片包括邻近所述第一半导体芯片的中心线排列为两列的第一输入/输出(I/O)焊盘组，并且所述第二半导体芯片包括邻近所述第二半导体芯片的中心线排列为两列的第二I/O焊盘组，并且设置在所述第一半导体芯片上的第一I/O焊盘组的位置和功能与设置在所述第二半导体芯片上的第二I/O焊盘组的位置和功能相同。

2.根据权利要求1所述的半导体封装件，其中设置在所述衬底上的多个连接端子不直接电连接至所述第一半导体芯片中的半导体器件。

3.根据权利要求1所述的半导体封装件，其中为了将设置在所述衬底上的多个连接端子直接电连接至设置在所述第二半导体芯片上的多个端子，将设置在所述衬底上的多个连接端子经由所述第一半导体芯片上的第一路由再分配布线电连接至设置在所述第二半导体芯片上的多个端子。

4.根据权利要求3所述的半导体封装件，其中所述第一路由再分配布线将所述第一半导体芯片的多个第一路由端子连接至所述第一半导体芯片的多个对应的第二路由端子，其中所述第一半导体芯片的多个第一路由端子电连接至设置在所述衬底上的对应连接端子，所述第一半导体芯片的多个第二路由端子电连接至设置在所述第二半导体芯片上的对应路由端子。

5.根据权利要求3所述的半导体封装件，其中所述第一路由再分配布线延伸而不与所述第一半导体芯片的中心线交叉。

6.根据权利要求4所述的半导体封装件，其中所述第二半导体芯片包括：

多个第三路由端子，其分别对应于所述多个第二路由端子；以及

第二路由再分配布线，其用于将所述多个第三路由端子分别电连接至所述第二I/O焊盘组的对应I/O焊盘。

7.根据权利要求6所述的半导体封装件，其中当所述第一半导体芯片的有源表面和所述第二半导体芯片的有源表面彼此面对时，所述多个第二路由端子和所述多个第三路由端子彼此重叠。

8.根据权利要求6所述的半导体封装件，其中所述第二路由再分配布线延伸而不与所述第二半导体芯片的中心线交叉。

9.根据权利要求1所述的半导体封装件，其中所述第一半导体芯片包括第一I/O缓冲电路，其用于缓冲从外部电路输入或输出至外部电路的信号，所述第二半导体芯片包括第二I/O缓冲电路，其用于缓冲从外部电路输入或输出至外部电路的信号，所述第二I/O缓冲电路可操作地连接至所述衬底，并且禁用所述第一I/O缓冲电路。

10.根据权利要求9所述的半导体封装件，其中所述第一半导体芯片配置为经由所述第二I/O缓冲电路输入或输出信号。

11.根据权利要求10所述的半导体封装件，其中所述第一半导体芯片包括电连接至所述第一半导体芯片的内部电路的多个第四路由端子，所述第二半导体芯片包括电连接至所述第二半导体芯片的内部电路的多个第五路由端子，所述多个第四路由端子直接电连接至所述多个第五路由端子，并且所述第一半导体芯片通过所述多个第四路由端子和所述多个第五路由端子电连接至所述第二半导体芯片的第二I/O缓冲电路，以便经由所述第二I/O缓冲电路输入或输出信号。

12.根据权利要求10所述的半导体封装件，其中所述第一半导体芯片还包括其缓冲容量比所述第二I/O缓冲电路的缓冲容量更小的辅助缓冲电路，以便经由所述第二I/O缓冲电路输入或输出信号。