[发明专利]半导体封装件

说明书

本发明公开了一种半导体封装件，其包括：衬底；以及依次设置在衬底上的第一和第二半导体芯片，使得第一半导体芯片和第二半导体芯片的有源表面彼此面对，其中第一和第二半导体芯片是中央焊盘式半导体芯片，其各自具有邻近其中心线排列为两列的I/O焊盘，并且第二半导体芯片的I/O焊盘直接电连接至衬底而不与第二半导体芯片的中心线交叉。

相关申请的交叉引用

本申请要求于2013年5月16日在韩国知识产权局提交的韩国专利申请No.10-2013-0056047的优先权，该申请的公开以引用方式全文并入本文中。

技术领域

本申请涉及一种半导体封装件，具体而言，涉及简化了半导体芯片的再分配路由的半导体封装件，以使得该半导体封装件具有高可靠性和性能。

背景技术

随着半导体技术持续发展，已经制造出了小尺寸以及高速度和高容量的半导体器件。一般来说，两个或更多个半导体芯片叠置以形成高容量半导体器件。然而，当叠置的半导体芯片的数量增大时，在半导体器件中再分配路由变得越来越复杂。另外，由于小型化趋势，再分配路由的线宽逐渐变窄，因此，需要一种实现简单的再分配路由的方法。

发明内容

公开的实施例提供了一种半导体封装件，其中简化了半导体芯片的再分配路由，以使得半导体封装件因此具有高可靠性和性能。

根据一个示例性实施例，一种半导体封装件包括：衬底；以及设置在衬底上的一对半导体芯片，使得所述一对半导体芯片的有源表面彼此面对。所述一对半导体芯片包括设置为更靠近衬底的第一半导体芯片和设置为更远离衬底的第二半导体芯片。另外，设置在衬底上的多个连接端子通过第一半导体芯片直接电连接至设置在第二半导体芯片上的多个端子并且电连接至第二半导体芯片的一个或多个半导体器件。

在一个实施例中，设置在衬底上的多个连接端子不直接电连接至第一半导体芯片中的半导体器件。

在一个实施例中，为了将设置在衬底上的多个连接端子直接电连接至设置在第二半导体芯片上的多个端子，可将设置在衬底上的多个连接端子经由第一半导体芯片上的第一路由再分配布线电连接至设置在第二半导体芯片上的多个端子。

例如，第一路由再分配布线可将第一半导体芯片的多个第一路由端子连接至第一半导体芯片的多个对应的第二路由端子，其中第一半导体芯片的多个第一路由端子电连接至设置在衬底上的对应连接端子，第一半导体芯片的多个第二路由端子电连接至设置在第二半导体芯片上的对应路由端子。

第一半导体芯片可包括邻近第一半导体芯片的中心线排列为两列的第一输入/输出(I/O)焊盘组，并且第二半导体芯片可包括邻近第二半导体芯片的中心线排列为两列的第二I/O焊盘组。设置在第一半导体芯片上的第一I/O焊盘组的位置和功能可与设置在第二半导体芯片上的第二I/O焊盘组的位置和功能相同。

第一路由再分配布线可延伸而不与第一半导体芯片的中心线交叉。

第二半导体芯片可包括：多个第三路由端子，其分别对应于所述多个第二路由端子；以及第二路由再分配布线，其用于将所述多个第三路由端子分别电连接至第二I/O焊盘组的对应I/O焊盘。

当第一半导体芯片的有源表面和第二半导体芯片的有源表面彼此面对时，所述多个第二路由端子和所述多个第三路由端子可彼此重叠。

第二路由再分配布线可延伸而不与第二半导体芯片的中心线交叉。

第一半导体芯片可包括第一I/O缓冲电路，其用于缓冲从外部电路输入或输出至外部电路的信号，第二半导体芯片可包括第二I/O缓冲电路，其用于缓冲从外部电路输入或输出至外部电路的信号。第二I/O缓冲电路可以可操作地连接至衬底，并且可禁用第一I/O缓冲电路。第一半导体芯片可配置为经由第二I/O缓冲电路输入或输出信号。