[发明专利]基于FPGA的样本重要性重采样粒子滤波器的硬件实现方法

权利要求书

1.一种基于FPGA的样本重要性重采样粒子滤波器的硬件实现方法，其特征在于所述粒子滤波器包括粒子生成模块、粒子更新模块、重采样模块和输出生成模块，其中：

(1)粒子生成模块用于接收输入向量生成粒子后分别输出至粒子更新模块、重采样模块；

(2)粒子更新模块用于对步骤(1)生成的粒子进行更新即权值计算和权值归一化后输出至重采样模块；

(3)重采样模块用于对步骤(2)所述更新后的粒子或者步骤(1)生成的粒子进行重采样过程和状态更新后反馈至步骤(1)粒子生成模块；

(4)输出生成模块用于对步骤(2)所述更新后的粒子或者步骤(1)生成的粒子进行数据生成输出。

2.根据权利要求1所述的基于FPGA的样本重要性重采样粒子滤波器的硬件实现方法，其特征在于步骤(1)所述粒子生成模块所有输入输出都是M(M＝4)维向量，且缓冲控制器的参数相同。

3.根据权利要求1所述的基于FPGA的样本重要性重采样粒子滤波器的硬件实现方法，其特征在于所述重采样模块所有的输入输出数据都是M(M＝4)维的。

4.根据权利要求1所述的基于FPGA的样本重要性重采样粒子滤波器的硬件实现方法，其特征在于步骤(2)所述的粒子更新模块分成三个处理模块：PU1、PU2和PU3；

PU1处理模块接收来自粒子生成模块的输入，将输出M维临时数据t_PU1输送到PU2处理模块；

PU2模块接收来自PU1处理模块的M维临时数据t_PU1和外部观测输入(z(n))进行权值计算形成输出流t_PU2，同时生成权值累加值sum；

PU3处理模块接收来自PU2处理模块的输出流t_PU2和权值累加值sum进行权值归一化，然后将标准化权重w存储在输出缓冲区，并输出至重采样模块以及粒子生成模块。

5.根据权利要求1所述的基于FPGA的样本重要性重采样粒子滤波器的硬件实现方法，其特征在于步骤(4)所述的输出生成模块标准化输出为：

μx=1/sumΣm=1Mx(m)tPU2(m)]]>

其中：u_x为输出生成模块的输出变量；sum为权值和；t_PU2为PU2模块的输出。