[发明专利]基于FPGA的样本重要性重采样粒子滤波器的硬件实现方法

说明书

技术领域

本发明涉及一种基于FPGA实现的粒子滤波算法的硬件实现方法，采用数据流结构的模块级流水线设计方法，属于非线性系统滤波和电子技术领域。

背景技术

粒子滤波是一种基于蒙特卡罗方法和递推贝叶斯估计的统计滤波方法，适用于任何能用状态空间模型以及传统的卡尔曼滤波表示的非高斯背景的非线性随机系统。

但是粒子滤波存在粒子退化、粒子多样性丧失、粒子数与计算复杂度同比增长等问题。另一方面，粒子滤波算法比较复杂，运算量比较大，从而使得粒子滤波的实时性很差，阻碍了其实际应用。考虑到各粒子的独立性及其操作的并行性，硬件实现不失为提高粒子滤波实时性的有效途径之一。目前，绝大部分粒子滤波文献是关于其理论研究和算法仿真的，而关于其硬件实现的则很少。粒子滤波器在硬件系统上的应用还只是初级阶段，而粒子滤波器从理论、算法研究走向实际应用的过程中，硬件实现是一个关键环节。随着粒子滤波算法的深入研究和嵌入式微处理器技术的发展，使粒子滤波算法的硬件实现成为可能。

可重构计算最早由加利福尼亚大学洛杉矶分校的Estrin教授于1962年提出。可重构计算是指使用集成了可编程硬件的系统进行计算，并且可编程硬件的功能可由一系列定时变化的物理可控点来定义，其计算硬件结构可以改变(可重构)。上世纪70年代末，Suetlana P.等人提出了动态可重构系统的概念，研究在系统运行时对系统的局部进行重构，改变其配置，提高了系统性能和资源利用率。20世纪90年代末，随着FPGA技术的进一步成熟，FPGA成为可重构计算的主流硬件平台，很多算法(如卡尔曼滤波算法)都出现了基于FPGA的硬件计算方法。目前，FPGA器件已支持更加先进灵活的动态重构技术。

发明内容

本发明为了提高硬件实现粒子滤波算法的计算效率和精度，提出一种基于FPGA的样本重要性重采样粒子滤波器的硬件实现方法，应用FPGA设计粒子滤波算法的各个模块，从而为工程应用中复杂粒子滤波算法的高效计算和硬件实现问题，提供一种新颖的解决思路。

本发明基于FPGA的样本重要性重采样粒子滤波器(Samples Importance Resampling Particle Filter—SIRF)的硬件实现方法，所述粒子滤波器包括粒子生成模块、粒子更新模块、重采样模块和输出生成模块，其中：

(1)粒子生成模块用于接收输入向量生成粒子后分别输出至粒子更新模块、重采样模块；

(2)粒子更新模块用于对步骤(1)生成的粒子进行更新即权值计算和权值归一化后输出至重采样模块；

(3)重采样模块用于对步骤(2)所述更新后的粒子或者步骤(1)生成的粒子进行重采样过程和状态更新后反馈至步骤(1)粒子生成模块；

(4)输出生成模块用于对步骤(2)所述更新后的粒子或者步骤(1)生成的粒子进行数据生成输出。

步骤(1)所述粒子生成模块所有输入输出都是M维(M＝4)向量，且缓冲控制器的参数相同。

所述重采样模块所有的输入输出数据都是M维的。

步骤(2)所述的粒子更新模块分成三个处理模块：PU1、PU2和PU3；

PU1处理模块接收来自粒子生成模块的输入，将输出M维临时数据t_PU1输送到PU2处理模块；

PU2模块接收来自PU1处理模块的M维临时数据t_PU1和外部观测输入(z(n))进行权值计算形成输出流t_PU2，同时生成权值累加值sum；

PU3处理模块接收来自PU2处理模块的输出流t_PU2和权值累加值sum进行权值归一化，然后将标准化权重w存储在输出缓冲区，并输出至重采样模块以及粒子生成模块。

步骤(4)所述的输出生成模块标准化输出为：