[发明专利]一种用于减小自加热效应的SOI高压结构

说明书

技术领域

本发明涉及高压器件领域，尤其涉及用于减小自加热效应的SOI高压结构及其制造方法。

背景技术

绝缘体上硅（SOI,Silicon-On-Insulator）材料是目前IC设计常用的材料，是指具有在一绝缘衬底上再生长一层单晶硅薄膜，或者是单晶硅薄膜被一绝缘层（通常是SiO2）从支撑的硅衬底中分开这样结构的材料。“自加热效应”SOI器件工作时沟道电流产生热量造成器件内部温度升高，导致器件特性退变的现象。“自加热效应”严重影响器件性能，通常需要采取措施进行改善。

随着技术进步，SOI器件的功耗、可靠性及稳定性等方面需要提高。目前通常采用改变SOI介质埋层材料或结构的方法降低自加热效应。

下面以N型SOI器件结构为例阐述现有SOI结构。

图1是通常采用的N型SOI器件的结构示意图，图2是本发明中的N型SOI器件结构的示意图。介质埋层中的孔隙宽度约为10nm（数值可进行微调），长度为整个介质埋层厚度。

发明内容

本发明提供该种SOI结构及其制造方法，以减小SOI结构的自加热效应。

本发明提供了新型SOI结构，包括介质埋层及位于介质埋层下方的衬底，衬底层为N型硅或者P型硅，顶层硅和衬底层之间通过介质埋层进行隔离。

可选的，所述介质埋层材料为热导率大于SiO2的物质。

可选的，所述介质埋层材料为Si3N4。

可选的，所述介质埋层厚度应为0.08μm左右，小于0.3μm。

可选的，所述该介质埋层为非连续的Si3N4结构，其上存在多个孔隙。

可选的，所述介质埋层孔隙尺寸相同，彼此之间间距相等。

本发明实施例还提供了该种SOI结构制造方法，该SOI结构包括介质埋层，包括在生成以Si3N4为材料的介质埋层的步骤，其中衬底层为N型硅或者P型硅，顶层硅和衬底层之间通过带有孔隙的介质埋层进行隔离。

可选的，所述介质埋层材料为Si3N4或者导热率大于SiO2的其他合适的物质。

可选的，所述介质埋层为具有多个孔隙的非连续结构，孔隙尺寸相同，彼此之间间距相等。

本发明实施例通过将SOI器件中介质埋层材料由传统的SiO2改为Si3N4，，使得器件在相同的工作环境下由于材料的热导率高而散热快，进而在一定程度上减小了了自加热效应带来的不良影响。此外本发明还通过将SOI器件介质埋层中的连续结构设计为非连续结构，节约了材料的，同时还增加了散热渠道，从而使SOI器件介质埋层中的散热速率加快，有利于减弱自加热效应。

附图说明

图1是传统的SOI器件的结构示意图；

图2是本发明中SOI器件结构的示意图；

图3是用CZ硅生成表面带有Si3N4的结构；

图4是图3中结构注入氢离子以及单晶硅在多孔硅上生成的示意图；

图5是图4中二者进行键合示意图；

图6是退火后的晶片分离，得到以Si3N4为埋层的SOI材料。

具体实施方式

图3是在CZ硅表面,用LPCVD(low-pressurechemical-vapordeposition)的方法，在800℃下产生Si3N4薄膜，该Si3N4薄膜厚度约为80nm；1为CZ硅，2为产生的Si3N4薄膜。

图4是本发明中硅衬底与单晶硅在多孔硅上生成的示意图。掺了杂质的硅在HF:乙醇比例为1:1的电解液中进行阳极氧化，产生多孔硅。在约10^-7Pa的压强条件下，多孔硅在超高真空电子束蒸发条件下会外延生长出单晶硅。图中5为掺了杂质的硅衬底，4为在一定条件下生成的多孔硅，3为在多孔硅上外延产生的单晶硅层。

图5是外延层生成后，硅圆晶片可以与Si3N4的晶片在室温下进行键合。之后将键合后的晶片置于1100℃的N₂条件下进行退火处理，以增强键合强度，退火时间约为一小时。图中1~5分别如上述所示（下同）。

图6是随后键合的晶片从多孔硅处分裂成为两部分。最后，将分裂后的带有Si3N4的部分置于稀释的HF中进行刻蚀去除多孔硅，得到以Si3N4为介质埋层的SOI结构（各部分如上）。

上述实施例仅以以Si3N4为介质埋层材料来说明本发明，实际上，只要有合适的热导率，其他电学性能差距不大的情况下，用其他材料代替Si3N4也是可以的。