[发明专利]ESD保护器件结构与系统

说明书

技术领域

本发明涉及对集成电路提供静电放电（ESD，ElectroStaticDischarge）保护的技术。

背景技术

当两个物体碰撞或分离时就会产生ESD现象，即静态电荷从一个物体转移到另一个物体。ESD的放电量和放电持续时间取决于物体的类型和周围的环境等多种因素，当集成电路中半导体器件发生ESD且ESD产生足够高的能量时，将造成半导体器件的损坏。

ESD保护电路为芯片设计中防止ESD产生损坏待保护电路所用，通常ESD保护电路与受其保护电路并联。当ESD现象发生时，ESD保护电路将开启，ESD放出的静电电流绝大部分会通过该ESD保护电路泄放到地，少量才流经被保护电路而不会损坏被保护电路，从而起到有效保护待保护电路的作用。通常情况下，ESD在芯片外部发生，其产生的静电经由芯片外部引脚流至到芯片内的集成电路（IC，IntegratedCircuit）的引脚，再通过IC的引脚放电到地。

目前，低于100nm特征尺寸的集成电路ESD保护电路设计，特别是针对射频电路和模拟-数字混合信号电路的ESD保护电路设计作为当前集成电路可靠性设计存在诸多问题。首先，由于ESD保护电路引入的机身参数（主要是寄生电容和噪声参数）对电路性能会造成严重影响，因此需要开发新的具有低寄生效应、高性能的静电保护结构。其次，比较现今常用的静电保护结构，包括MOS管器件、二极管、三极管以及可控硅器件（SCR，Silicon-ControlledRectifier），可控硅器件具有其深回弹（snapback）的I-V特性、高保护效率以及小尺寸和低寄生效应等优点。然而普通可控硅器件的开启电压非常高（大约20V），无法应用在现今低电源电压的CMOS集成电路中去，有一些使用外部触发电路的可控硅器件的开启电压可以达到7.5V至10V，仍然高于所需要的标准。同时，使用传统的单向ESD保护器件，在一个I/O端口，需要多达4个相同的ESD保护器件，这将恶化器件引入寄生参数对电路性能的影响。因此，需要一种能够满足先进CMOS集成电路ESD保护的低触发电压、低寄生效应、以及双向开启的ESD保护器件和系统，来提供有效的ESD保护。

发明内容

本发明实施例提供一种用于集成电路ESD保护的双向可控硅器件结构及其包含此器件结构的ESD保护系统，满足先进CMOS集成电路ESD保护的低触发电压、低寄生效应、以及双向开启的ESD保护器件和系统。

本发明提供了双向可控硅器件结构，包括由绝缘层隔开的两个P阱，每个P阱中各有一个NMOS器件，具有双向开启端。

可选的，所述器件衬底为P型。

可选的，所述器件具有由深N阱以及两边的N阱和在N阱上方的绝缘层共同建立的隔绝层。

可选的，P阱内部N+源区和N阱上方N+中间的栅极一起构成内建的NMOS器件。

可选的，在每个P阱中，N+源区和P+源区有共同的导线引出为开启端。

本科发明还提供了一种用于集成电路全芯片的ESD保护系统，包含4个权利要求1中所述可控硅器件。

可选的，所述系统中，第一个可控硅器件连接于输入端与接地端之间，第二个可控硅器件连接于输出端与接地端之间，第三个可控硅器件连接于输入端与电源电压端之间，第四个可控硅器件连接于输出端与电源电压端之间。

可选的，所述4个可控硅器件与被保护电路模块共用接地端。

附图说明

图1是本发明实施例中双向可控硅ESD保护器件的横截断面示意图；

图2是本发明实施例中双向可控硅ESD保护器件的等效电路示意图；

图3是本发明实施例中使用双向可控硅ESD保护器件的全芯片静电保护系统示意图。

具体实施方式