[发明专利]一种SRAM输出锁存电路

权利要求书

1.一种SRAM输出锁存电路，其特征在于，所述SRAM输出锁存电路至少包括：

灵敏放大器，预置位信号产生电路，RS锁存电路；

所述灵敏放大器连接于SRAM存储单元，用于将所述SRAM存储单元中输出的数据信号比较后放大，便于后续电路对所述数据信号的识别；

所述预置位信号产生电路产生预置位信号，使所述RS锁存电路预先输出高电平信号；

所述RS锁存电路连接于所述灵敏放大器及所述预置位信号产生电路，用于锁存及传输所述灵敏放大器输出的信号；

当所述灵敏放大器的输入信号为“0”时，所述RS锁存器的输出信号由信号“1”跳变为信号“0”；当所述灵敏放大器的输入信号为“1”时，所述RS锁存器的输出信号保持为信号“1”。

2.根据权利要求1所述的SRAM输出锁存电路，其特征在于：所述预置位信号产生电路包括第一反相器和两输入的第一与非门，所述第一反相器的输出端连接于所述第一与非门的一个输入端，所述第一反相器的输入端与所述第一与非门的另一个输入端相连。

3.根据权利要求1所述的SRAM输出锁存电路，其特征在于：所述灵敏放大器的输入端连接一组数据信号取反的位线。

4.根据权利要求1所述的SRAM输出锁存电路，其特征在于：所述灵敏放大器的使能信号高有效。

5.根据权利要求1所述的SRAM输出锁存电路，其特征在于：所述预置位信号产生电路的输入信号为时钟信号。

6.根据权利要求1所述的SRAM输出锁存电路，其特征在于：所述预置位信号为低电平脉冲。

7.根据权利要求1所述的SRAM输出锁存电路，其特征在于：所述RS锁存电路包括第二与非门、第三与非门及第二反相器，所述第二与非门及所述第三与非门的输入端和输出端分别交叉耦合，所述第二反相器连接于所述第三与非门的输出端。

8.根据权利要求7所述的SRAM输出锁存电路，其特征在于：所述第二与非门及所述第三与非门为两输入与非门。

9.根据权利要求1所述的SRAM输出锁存电路，其特征在于：所述灵敏放大器的输出端连接于所述RS锁存电路的复位端，所述预置位信号产生电路的输出端连接于所述RS锁存电路的置位端。