[发明专利]一种阵列基板及数据线断线的修复方法

说明书

技术领域

本发明涉及液晶显示技术领域，具体地，涉及一种阵列基板，以

及对阵列基板上的数据线的断线进行修复的方法。

背景技术

目前，随着显示技术的快速发展，显示装置的分辨率不断提高，为使显示装置具有较好的显示效果，显示装置的阵列基板需要具有较高的开口率。在现有技术中，一般通过降低数据线的线宽来提高阵列基板的开口率，如将数据线的线宽由4.5μm以上降低至2～3μm。

在现有技术中，阵列基板上的数据线一般通过湿法刻蚀工艺制备。而在湿法刻蚀工艺中，刻蚀的均匀性和数据线线宽呈反比，也就是说，数据线的线宽越窄，刻蚀的均匀性越差。特别是，在当数据线的线宽降低至2～3μm时，较差的刻蚀均匀性会导致数据线上出现较多的断线。

并且，由于数据线的线宽较窄，该断线难以修复，因此，在制备过程中降低了数据线的线宽后，阵列基板的良品率会随之降低。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种阵列基板及数据线断线的修复方法，其位于数据线下方的半导体层上的对应于数据线上的缺口下方，以及对应于数据线的位于缺口两侧的端部下方的区域掺杂有预设元素的离子，使其可以将被缺口分隔开的数据线电连接，从而提高阵列基板的良品率。

为实现本发明的目的而提供一种阵列基板，该阵列基板包括多条数据线和多个薄膜晶体管，所述数据线下方设置有半导体层，至少一条所述数据线上形成有缺口，所述半导体层上对应于所述缺口下方，以及对应于所述数据线位于所述缺口两侧的端部的下方的区域掺杂有预设元素的离子，以使所述数据线位于所述缺口两侧的端部通过所述半导体层上掺杂有预设元素的离子的区域电连接。

其中，所述预设元素为P、B和N中任意一种或几种。

其中，所述数据线的线宽为2～5μm。

其中，所述半导体层与薄膜晶体管的有源层同层设置，且二者材料相同。

其中，所述半导体层由a-Si制成。

作为另一个技术方案，本发明还提供一种数据线断线的修复方法，用于对制备于阵列基板上的数据线的缺口进行修复；所述数据线下方设有半导体层，所述数据线断线的修复方法包括下述步骤：将预设元素的离子掺杂进入所述半导体层上对应于所述缺口下方，以及对应于所述数据线位于所述缺口两侧的端部的下方的区域，使半导体层上掺杂有预设元素的离子的区域变为导电层，以使所述数据线位于所述缺口两侧的端部通过所述导电层电连接。

其中，通过离子注入技术向所述半导体层上对应于所述缺口下方的区域掺杂预设元素的离子。

其中，所述预设元素为P、B和N中任意一种或几种。

其中，所述半导体层由a-Si制成。

其中，所述数据线的线宽为2～5μm。

其中，所述数据线断线的修复方法还包括在对数据线上的断线进行修复之前，检测阵列基板上存在缺口的数据线，以及所述缺口所在的位置的步骤。

本发明具有以下有益效果：

本发明提供的阵列基板，其位于数据线下方的半导体层上的对应于数据线上的缺口下方，以及对应于数据线的位于缺口两侧的端部下方的区域掺杂有预设元素的离子，使其可以将被缺口分隔开的数据线电连接，从而提高阵列基板的良品率。

本发明提供的数据线断线的修复方法，其通过向半导体层上的对应于数据线上的缺口下方，以及对应于数据线的位于缺口两侧的端部下方的区域掺杂有预设元素的离子，使半导体层上掺杂预设元素的离子的区域导电，从而将被缺口分隔开的数据线电连接，提高阵列基板的良品率；并且，上述修复方法不受数据线的线宽的影响，从而本发明提供的数据线断线的修复方法，可以在数据线的线宽较窄的情况下，将数据线上的断线修复。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1为本发明实施例提供的阵列基板的示意图；

图2为本发明实施例提供的数据线断线的修复方法的流程图；

图3为数据线中缺口的示意图；

图4为通过离子注入技术向半导体层上注入预设元素的离子的示意图。

附图标记说明

1：阵列基板；10：玻璃基板；11：数据线；110：缺口；12半导体层。

具体实施方式