[发明专利]电流舵结构的补偿电路和电流镜像电路有效
申请号: | 201410217761.2 | 申请日: | 2014-05-21 |
公开(公告)号: | CN105094205B | 公开(公告)日: | 2017-08-01 |
发明(设计)人: | 徐丽;陈萍;李文亮 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | G05F3/26 | 分类号: | G05F3/26 |
代理公司: | 北京康信知识产权代理有限责任公司11240 | 代理人: | 吴贵明,张永明 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电流 结构 补偿 电路 | ||
1.一种电流舵结构的补偿电路,用于对所述电流舵结构的电流进行补偿,所述电流舵结构包括第一MOS晶体管和第二MOS晶体管,其特征在于,所述补偿电路包括:
熔丝;
第三MOS晶体管,其中,所述第三MOS晶体管的栅极连接至所述第一MOS晶体管的栅极,所述第三MOS晶体管的源极和所述第一MOS晶体管的源极均连接至电源;以及
第四MOS晶体管,其中,所述第四MOS晶体管的栅极连接至所述第二MOS晶体管的栅极,
其中,所述第四MOS晶体管的源极与所述第三MOS晶体管的漏极相连接,所述第四MOS晶体管的漏极与所述熔丝的第一端相连接,所述熔丝的第二端与所述第二MOS晶体管的漏极相连接。
2.根据权利要求1所述的补偿电路,其特征在于,所述补偿电路还包括:
第五MOS晶体管,所述第五MOS晶体管的源极与所述第一MOS晶体管的源极相连接,所述第五MOS晶体管的漏极与所述第四MOS晶体管的漏极相连接,且与所述熔丝相连接,用于控制所述熔丝的熔断。
3.根据权利要求2所述的补偿电路,其特征在于,所述补偿电路还包括:
熔断电源,与所述第一MOS晶体管的源极相连接,用于在所述第五MOS晶体管导通时熔断所述熔丝。
4.一种电流镜像电路,其特征在于,包括:
电流舵结构;以及
一个或者多个补偿电路,所述补偿电路为权利要求1至3中任一项所述的补偿电路,与所述电流舵结构相连接。
5.根据权利要求4所述的电流镜像电路,所述电流舵结构包括:
基准电路,用于提供基准电流;以及
镜像电路,与所述基准电路构成共源共栅电流源,用于根据所述基准电流得到镜像电流,其中,所述镜像电路与所述补偿电路相连接。
6.根据权利要求5所述的电流镜像电路,其特征在于,所述镜像电路包括第一MOS晶体管和第二MOS晶体管,所述补偿电路包括第三MOS晶体管,第四MOS晶体管和熔丝,所述镜像电路与所述补偿电路相连接包括:
所述第三MOS晶体管的源极与所述第一MOS晶体管的源极相连接,所述第三MOS晶体管的漏极与所述第四MOS晶体管的源极相连接,所述第三MOS晶体管的栅极与所述第一MOS晶体管的栅极相连接;以及
所述第四MOS晶体管的漏极与所述熔丝的第一端相连接,所述第四MOS晶体管的栅极与所述第二MOS晶体管的栅极相连接,
其中,所述第三MOS晶体管的衬底与所述第四MOS晶体管的衬底相连接,所述第一MOS晶体管的衬底与所述第二MOS晶体管的衬底相连接。
7.根据权利要求5所述的电流镜像电路,其特征在于,所述基准电路包括:
基准电压;
可变电阻;
第十MOS晶体管,所述第十MOS晶体管的源极与电源相连接,所述第十MOS晶体管的漏极和所述第十MOS晶体管的栅极相连接,所述第十MOS晶体管的衬底与所述电源相连接;
第六MOS晶体管,所述第六MOS晶体管的源极与所述第十MOS晶体管的漏极相连接,所述第六MOS晶体管的漏极与所述第六MOS晶体管的栅极相连接,所述第六MOS晶体管的衬底与所述电源相连接;以及
第七MOS晶体管,所述第七MOS晶体管的漏极与所述第六MOS晶体管的漏极相连接,所述第七MOS晶体管的源极与所述可变电阻的第一端相连接,所述第七MOS晶体管的栅极连接至所述基准电压,所述第七MOS晶体管的衬底与所述可变电阻的第二端相连接。
8.根据权利要求7所述的电流镜像电路,其特征在于,所述镜像电路包括:
第一MOS晶体管,所述第一MOS晶体管的栅极与所述第十MOS晶体管的栅极相连接;以及
第二MOS晶体管,所述第二MOS晶体管的栅极与所述第六MOS晶体管的栅极相连接。
9.根据权利要求5所述的电流镜像电路,其特征在于,所述电流舵结构还包括互补开关管,与所述镜像电路相连接,用于输出不同的电流。
10.根据权利要求9所述的电流镜像电路,其特征在于,所述镜像电路包括第一MOS晶体管和第二MOS晶体管,所述互补开关管包括:
第八MOS晶体管,所述第八MOS晶体管的源极与所述第二MOS晶体管的漏极相连接,所述第八MOS晶体管的衬底与所述第一MOS晶体管的衬底和所述第二MOS晶体管的衬底均相连接,所述第八MOS晶体管的漏极作为第一输出端;以及
第九MOS晶体管,所述第九MOS晶体管的衬底与所述第八MOS晶体管的衬底相连接,所述第九MOS晶体管的源极与所述第八MOS晶体管的源极相连接,所述第九MOS晶体管的漏极作为第二输出端。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410217761.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:可附着式计算机
- 下一篇:一种养殖场恒温控制电路