[发明专利]封装堆栈结构及其制法暨无核心层式封装基板及其制法

说明书

技术领域

本发明有关一种封装堆栈结构，尤指一种得提升产品可靠度的封装堆栈结构及其制法。

背景技术

随着半导体封装技术的演进，半导体装置(Semiconductordevice)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂堆加多个封装结构以形成封装堆栈结构(PackageonPackage，POP)，此种封装方式能发挥系统封装(SiP)异质整合特性，可将不同功用的电子组件，例如：内存、中央处理器、绘图处理器、影像应用处理器等，藉由堆栈设计达到系统的整合，适合应用于各种轻薄型电子产品。

图1A及图1B为现有封装堆栈结构1,1’的不同实施例的剖面示意图。

如图1A所示，该封装堆栈结构1包含第一封装基板11及第二封装基板12，该第一封装基板11具有多个线路层110，且该第二封装基板12具有核心层120与多个线路层121。第一半导体组件10以覆晶方式设于该第一封装基板11上，再藉由底胶14充填于该第一半导体组件10与第一封装基板11之间，且第二半导体组件15以打线方式结合于该第二封装基板12上，再藉由封装胶体16包覆该第二半导体组件15，并以多个焊球13叠设且电性连接该第一封装基板11与该第二封装基板12。

如图1B所示，该封装堆栈结构1’包含第一封装基板11及第二封装基板12，该第一封装基板11具有多个线路层110，且该第二封装基板12具有核心层120与多个线路层121。第一半导体组件10以覆晶方式设于该第一封装基板11上，再藉由底胶14充填于该第一半导体组件10与第一封装基板11之间，之后以多个焊球13叠设且电性连接该第一封装基板11与该第二封装基板12，再藉由封装胶体16’包覆该些焊球13与第一半导体组件10，后续将第二半导体组件15’以覆晶方式设于该第二封装基板12上。

然而，于现有封装堆栈结构1,1’中，其第二封装基板12皆具有核心层120，导致其制作成本高，且不易符合薄化的需求。

此外，由于第一封装基板11与第二封装基板12间以焊球13作为支撑与电性连接的组件，而随着电子产品的接点(即I/O)数量愈来愈多，在封装件的尺寸大小不变的情况下，各该焊球13间的间距需缩小，致使容易发生桥接(bridge)的现象而发生短路(short)问题，因而造成产品良率过低及可靠度不佳等问题。

又，因该焊球13于回焊后的体积及高度的公差大，即尺寸变异不易控制，致使不仅接点容易产生缺陷(例如，于回焊时，该焊球13会先变成软塌状态，同时于承受上方第二封装基板12的重量后，该焊球13容易塌扁变形，继而与邻近的焊球13桥接)，导致电性连接品质不良，且该焊球13所排列成的栅状数组(gridarray)容易产生共面性(coplanarity)不良，导致接点应力(stress)不平衡而容易造成该第一与第二封装基板11,12之间呈倾斜接置，甚至产生接点偏移的问题。

因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的缺失，本发明的目的为提供一种封装堆栈结构及其制法暨无核心层式封装基板及其制法，可减少核心层的材料及制程，以降低制作成本。

本发明的无核心层式封装基板，包括：一绝缘层，其具有相对的第一表面与第二表面；多个外接垫，其嵌埋于该绝缘层中，且外露出该第一表面；多个导电组件，其接触该些外接垫并立设于该绝缘层的第一表面上，且形成该导电组件的材质为非焊锡材料；线路层，其设于该绝缘层的第二表面上；以及多个导电盲孔，其形成于该绝缘层中并电性连接该线路层与该些外接垫。

本发明还提供一种封装堆栈结构，包括：前述的无核心层式封装基板；以及至少一板体，其堆栈于该无核心层式封装基板的绝缘层的第一表面上，供该板体接置于该些导电组件上。

本发明还提供一种无核心层式封装基板的制法，包括：提供一形成有多个外接垫的导电板体；形成一绝缘层于该导电板体上，该绝缘层具有相对的第一表面与第二表面，且该绝缘层藉其第一表面结合至该导电板体上；形成线路层于该绝缘层的第二表面上，且形成多个导电盲孔于该绝缘层中，以令各该导电盲孔电性连接该线路层与该些外接垫；以及移除部分该导电板体，使该导电板体成为多个导电组件，且该些导电组件接触该些外接垫并立设于该绝缘层的第一表面上。

本发明另提供一种封装堆栈结构的制法，其接续前述的无核心层式封装基板的制程，再堆栈至少一板体于该无核心层式封装基板的绝缘层的第一表面上，且该板体接置于该些导电组件上。