[发明专利]上升沿检测电路

说明书

技术领域

本发明涉及一种上升沿检电路，尤其是一种输出信号脉冲宽度大于输入信号脉冲宽度的上升沿检测电路。

背景技术

上升沿（或下降沿）检测电路是一种常用的电路，主要用于检测输入信号中是否有上升沿脉冲到来，如果有，则输出一个脉冲信号。现有的上升沿检测电路由延迟单元、反相器及与门构成。输入信号一路直接同与门相接，另一路通过相串联的延迟单元、反相器后同与门相接。假设反相器和与门的延迟均为零，延迟单元的延迟即为输出脉冲信号的脉宽，则输出脉冲信号的脉宽一定小于输入脉冲信号的脉宽，不能满足后续设备对于输出脉冲信号脉宽大于输入脉冲信号脉宽的要求。

发明内容

本发明是为了解决现有技术所存在的上述技术问题，提供一种输出信号脉冲宽度大于输入信号脉冲宽度的上升沿检测电路。

本发明的技术解决方案是：一种上升沿检测电路，设有输入端S及输出端P，其特征在于：所述输入端S与NMOS晶体管M1的栅极相接，NMOS晶体管M1的源极与NMOS晶体管M2的漏极相接，NMOS晶体管M2的源极接地，NMOS晶体管M1的漏极一路与双稳态存储单元MEM1相接，另一路通过反向器INV1与输出端P相接；双稳态存储单元MEM1的另一端一路与NMOS晶体管M3的漏极相接，另一路通过非对称延迟电路H与NMOS晶体管M3的栅极相接，NMOS晶体管M3的源极接地；与输入端S还接有反向器INV2，反向器INV2的输出端与NMOS晶体管M4的栅极相接，NMOS晶体管M4的漏极与双稳态存储单元MEM2相接，NMOS晶体管M4的源极接地；双稳态存储单元MEM2的另一端一路与NMOS晶体管M2的栅极相接，另一路与NMOS晶体管M5的漏极相接，NMOS晶体管M5的源极接地，NMOS晶体管M5的栅极与非对称延迟电路H的输入端相接。

所述非对称延迟电路H有输入端L1和输出端L2，输入端L1与输出端L2之间接有多个相串联的延迟电路D1~Di，输入端L1还通过反向器INV3与多个NMOS晶体管N1~Ni的栅极相接，每个NMOS晶体管Ni的漏极分别与相对应的延迟电路Di的输出端相接，每个NMOS晶体管Ni的源极接地。

本发明由双稳态存储单元、非对称延迟单元、反相器和多个NMOS晶体管组成，只要非对称延迟电路满足上升沿延迟与下降沿延迟之和大于输入信号的脉冲周期且下降沿延迟很小时，就能够产生最大脉宽接近输入信号脉冲周期的输出信号，可满足后续设备的使用要求。本发明不但结构简单，还具有自启动功能，当输入信号的初始低电平长度大于非对称延迟电路的上升沿延迟，就能够实现自启动。

附图说明

图1是本发明实施例的具体电路图。

图2是本发明实施例非对称延迟电路图。

图3是本发明实施例的工作过程波形示意图。

具体实施方式

下面将结合附图说明本发明的具体实施方式。本发明的基本结构如图1所示：设有输入端S及输出端P，所述输入端S与NMOS晶体管M1的栅极相接，NMOS晶体管M1的源极与NMOS晶体管M2的漏极相接，NMOS晶体管M2的源极接地，NMOS晶体管M1的漏极一路与双稳态存储单元MEM1相接，另一路通过反向器INV1与输出端P相接；双稳态存储单元MEM1的另一端（L1端）一路与NMOS晶体管M3的漏极相接，另一路通过非对称延迟电路H（非对称延迟电路H的输出端为L2）与NMOS晶体管M3的栅极相接，NMOS晶体管M3的源极接地；与输入端S还接有反向器INV2，反向器INV2的输出端与NMOS晶体管M4的栅极相接，NMOS晶体管M4的漏极与双稳态存储单元MEM2相接，NMOS晶体管M4的源极接地；双稳态存储单元MEM2的另一端（L3端）一路与NMOS晶体管M2的栅极相接，另一路与NMOS晶体管M5的漏极相接，NMOS晶体管M5的源极接地，NMOS晶体管M5的栅极与非对称延迟电路H的输入端相接。

非对称延迟电路H如图2所示：有输入端L1和输出端L2，输入端L1与输出端L2之间接有多个相串联的延迟电路D1~Di，输入端L1还通过反向器INV3与多个NMOS晶体管N1~Ni的栅极相接，每个NMOS晶体管Ni的漏极分别与相对应的延迟电路Di的输出端相接，每个NMOS晶体管Ni的源极接地。

具体工作过程如下：

非对称延迟电路H分上升沿延迟W_上和下降沿延迟W_下：