[发明专利]快闪存储器控制芯片与存储装置以及快闪存储器控制方法

权利要求书

1.一种快闪存储器控制芯片，根据主机所下达的指令操作快闪存储器，包括：

第一非易失性存储空间；以及

微处理器，使该主机与该快闪存储器之间的逻辑-物理地址映射关系记录于该快闪存储器上，并使该快闪存储器记录根表格，该根表格载有一映射关系指针指示上述逻辑-物理地址映射关系载于该快闪存储器何处，且该微处理器还令该第一非易失性存储空间记录根表格指针，所述根表格指针指向该快闪存储器所载的该根表格的地址，

其中，当处理该主机的复电命令时，该微处理器基于该根表格指针自该快闪存储器收集上述逻辑-物理地址映射关系。

2.如权利要求1所述的快闪存储器控制芯片，还提供第二非易失性存储空间，用以随该根表格每次更新时与该第一非易失性存储空间轮替记录该根表格指针。

3.如权利要求2所述的快闪存储器控制芯片，其中：

该微处理器还使该第一与该第二非易失性存储空间皆为所载的根表格指针载有纠错码，据以于处理该复电命令时判断该第一或该第二非易失性存储空间的数据更新是否被一掉电事件中断。

4.如权利要求2所述的快闪存储器控制芯片，其中：

该微处理器还使该第一与该第二非易失性存储空间所载的上述根表格指针皆载有纠错码；

该微处理器在处理该复电命令时，该微处理器根据该第一与该第二非易失性存储空间的上述根表格指针的纠错码判定该第一以及该第二非易失性存储空间的根表格指针是否通过纠错，当判定该第一以及该第二非易失性存储空间仅其一所载的根表格指针通过纠错，采用通过纠错的上述根表格指针访问该快闪存储器。

5.如权利要求2所述的快闪存储器控制芯片，其中：

该微处理器更使该第一与该第二非易失性存储空间所载的上述根表格指针皆载有纠错码；

该微处理器在处理该复电命令时，该微处理器根据该第一与该第二非易失性存储空间的根表格指针的纠错码判定上述第一以及该第二非易失性存储空间的根表格指针是否通过纠错，当判定该第一以及该第二非易失性存储空间所载的根表格指针皆通过纠错，采用该第一以及该第二非易失性存储空间中较后更新者所载的上述根表格指针访问该快闪存储器。

6.如权利要求5所述的快闪存储器控制芯片，其中：

该第一以及该第二非易失性存储空间所载的根表格指针指向该快闪存储器同一区块时，该微处理器判定其中根表格指针指示地址较高者为较后更新；且

该第一以及该第二非易失性存储空间所载的根表格指针指向该快闪存储器不同区块时，该微处理器判定其中根表格指针指示地址较低者为较后更新。

7.如权利要求2所述的快闪存储器控制芯片，其中：

该微处理器搭配纠错码将该根表格记录于该快闪存储器上，以于处理该复电命令时判断该根表格于该快闪存储器上的更新是否被一掉电事件中断。

8.如权利要求7所述的快闪存储器控制芯片，其中：

该微处理器于判定该第一与该第二非易失性存储空间其一所载的根表格指针所指向的数据不通过纠错时，切换以该第一与该第二非易失性存储空间中另一空间所载的根表格指针访问该快闪存储器。

9.如权利要求1所述的快闪存储器控制芯片，其中：

该快闪存储器上更存储卡信息结构数据，且该微处理器更令该根表格载有卡信息结构数据指针指示上述卡信息结构数据载于该快闪存储器何处；以及

该快闪存储器更存储一固件程序代码，且该微处理器更令该根表格载有一固件程序代码指针指示上述固件程序代码系载于该快闪存储器何处。

10.一种数据存储装置，包括如权利要求1所述的快闪存储器控制芯片以及快闪存储器。

11.一种快闪存储器控制方法，根据主机所下达的指令操作快闪存储器，包括：

在快闪存储器控制芯片中提供第一非易失性存储空间；

使该主机与该快闪存储器之间的逻辑-物理地址映射关系记录于该快闪存储器上；

使该快闪存储器记录根表格，该根表格载有映射关系指针指示上述逻辑-物理地址映射关系载于该快闪存储器何处；以及

令该第一非易失性存储空间记录根表格指针，所述根表格指针指向该快闪存储器所载的该根表格的地址，以随该主机的复电命令基于该根表格指针自该快闪存储器收集上述逻辑-物理地址映射关系。