[发明专利]快闪存储器控制芯片与存储装置以及快闪存储器控制方法

说明书

技术领域

本发明涉及数据存储装置，特别涉及快闪存储器(FLASH memory)控制技术。

背景技术

现今数据存储装置常以快闪存储器(FLASH memory)为存储介质，常见型式包括与非门型快闪存储器(即NAND FLASH)。

快闪存储器常用作存储卡(memory card)、通用串行总线闪存装置(USB flash device)、固态硬盘(SSD)…等产品。另外有一种应用是采多芯片封装、将快闪存储器与其控制芯片包装在一起─称为嵌入式快闪存储器模块(eMMC)。

快闪存储器的物理空间通常包括多个区块(blocks)。各区块包括多页(pages)。一区块需要完整抹除(erase)后方能被重新配置。快闪存储器的数据更新并非对同样存储空间作复写，而是将更新数据存储在闲置空间，旧存储内容则可视为无效。快闪存储器如此操作特性使得其存储空间的管理明显复杂、且不同于其他类型的存储记忆元件。为了要管理快闪存储器，通常会在存储空间中记录主机与快闪存储器之间的逻辑-物理地址映射关系。伴随着主机存取快闪存储器时，此逻辑-物理地址映射关系通常需要随之更新。然而当在更新过程被掉电事件中断，且随后的复电发生时，快闪存储器需大量时间扫描其存储空间的全部区块，以取得正确的逻辑-物理地址映射关系。

发明内容

根据本发明一种实施方式所实现的一快闪存储器控制芯片根据一主机所下达的指令操作一快闪存储器、且包括一第一非易失性存储空间以及一微处理器。该微处理器使该主机与该快闪存储器之间的逻辑-物理地址映射关系记录于该快闪存储器上，并使该快闪存储器记录一根表格。该根表格载有一映射关系指针，指示上述逻辑-物理地址映射关系载于该快闪存储器何处。此外，该微处理器更令该第一非易失性存储空间记录一根表格指针指向该快闪存储器所载的该根表格，以于处理主机下达的一复电命令时基于该根表格指针自该快闪存储器收集上述逻辑-物理地址映射关系。如此一来，相较于传统技术，本申请技术无须耗费时间逐空间扫描该快闪存储器，即可迅速收集到该主机与该快闪存储器之间的逻辑-物理地址映射关系。

另有一实施方式是将上述快闪存储器控制芯片以及快闪存储器结合制作成一数据存储装置。

另一种实施方式则是公开一种快闪存储器控制方法，包括以下步骤：提供一第一非易失性存储空间；使一主机与一快闪存储器之间的逻辑-物理地址映射关系记录于该快闪存储器上；使该快闪存储器记录一根表格，载有一映射关系指针指向上述逻辑-物理地址映射关系；且以该第一非易失性存储空间记录一根表格指针指向该根表格，以随主机下达的一复电命令基于该根表格指针自该快闪存储器收集上述逻辑-物理地址映射关系。

基于上述，本发明提供一种快闪存储器控制芯片与存储装置以及快闪存储器控制方法，在回应掉电事件后的一复电命令时，可藉由根表格指针快寻得快闪存储器所载的逻辑-物理地址映射关系。

下文特举实施例，并配合所附图示，详细说明本发明内容。

附图说明

图1根据本发明一种实施方式图解一数据存储装置100，更图解其中所使用的一快闪存储器控制芯片102；

图2为流程图，根据本发明一种实施方式图解一快闪存储器的操作程序；

图3A为流程图，其基于图1所示架构详述图2步骤S202内容；

图3B为流程图，其基于图1所示架构详述图2步骤S206内容；且

图4示意第一与第二非易失性存储空间NVM1与NVM2的更新先后如何分辨。

【符号说明】

100～数据存储装置；102～快闪存储器控制芯片；

104～快闪存储器；106～主机；

108、110～信号传输接口；

BLK1、BLK2～区块；

CIS～卡信息结构指针；CIS_Data～卡信息结构数据；

ECC1、ECC2～纠错码；

FIFO～缓冲单元；

FW～固件程序代码指针；FW_Codes～固件程序代码；

FW_RAM～随机存取存储空间，用以存储固件程序代码；

H2F～映射关系指针；

H2F_Table1、H2F_Table2～逻辑-物理地址映射关系；

MCU～微处理器；

NVM1、NVM2～第一、第二非易失性存储空间；