[发明专利]复合介质栅MOSFET光敏探测器的复位方法

说明书

技术领域

本发明涉及复合介质栅 MOSFET 光敏探测器的复位方法。

背景技术

 目前发展的成像探测器件主要是 CCD 和 CMOS-APS，这两种成像元件都有各自的优点和不可克服的缺点。CCD的优点是占空比高、暗电流小，局限在于成像速度难以提高、工艺要求高、成品率低、像素很难进一步缩小。这些局限性是本质上的问题，很难从根本上解决。CMOS-APS 的每个像素都包含 1 个光敏二极管和三个以上的晶体管。该架构的优点是对工艺的要求比CCD低、成品率高。不过该架构也会导致暗电流噪声高、有效量子效率难以提高的问题。理想的成像器件应该是：CCD的像素+ CMOS-APS的阵列架构。复合介质栅 MOSFET 光敏探测器（图1）就是这样的成像器件。

现有浮栅存储器件结构是在常规的MOS结构的控制栅和沟道之间加入一层栅，这层栅被致密的氧化物所包围，没有跟外界相连，所以叫浮栅。浮栅存储器是利用电子的FN隧穿效应或直接隧穿，在一定的电场下，电子被注入到致密的氧化层中的浮栅内。复合介质栅 MOSFET 光敏探测器就是这样结构的器件。其工作机理是，光电子通过隧穿方式进入浮栅中，从而改变器件的阈值电压。读取阈值电压的变化量，可以计算出进入浮栅的光电子数，进而计算出照射到成像器件上的光功率。成像完毕后，需要把进入浮栅的电子转移出来，使成像器件的阈值恢复到成像前的数值。这个过程称为成像器件的复位。

发明内容

 本发明的目的在于提供一种快速将复合介质栅MOSFET光敏探测器复位的方法。

本发明采用的具体技术方案如下：

复合介质栅MOSFET光敏探测器的复位方法，光敏探测器为由成像器件单元排列组成的阵列结构，复位采用FN隧穿的方法，具体包括如下步骤：

（1）栅极加正电压，源端和衬底加相同的负电压，将所有成像器件单元的阈值电压通过FN隧穿注入的方式提高到3V～4V，对阵列成像后的成像器件单元阈值电压分布起到初步收敛的作用；

（2）栅极加负电压，源端和衬底加相同的正电压，将阵列中所有成像器件单元的阈值电压通过FN隧穿方式降低到低位阈值电压，转移出所有成像器件单元光电子存储层的多余电子；

（3）栅极加正电压，源端和衬底加相同负电压，这里的电压条件比步骤（1）的电压条件低，使电子从源端隧穿到浮栅中，或使浮栅中的空穴隧穿到源端，从而将阵列所有成像器件单元的阈值电压注入到一个适中的数值，作为下一次成像的初始阈值电压。

所述步骤（2）中的低位阈值电压为0.5V，步骤（3）中阈值电压注入达到的数值为1V。

 本发明的源端采用FN三步复位法之后，复合介质栅MOSFET光敏探测器阵列中所有成像器件单元的阈值电压分布在一个比较窄小的区域，且没有成像器件单元为负阈值电压。阈值分布范围小，可以提高成像窗口、动态范围。同时，消除了过擦除现象，即所有像元阈值电压为正值，消除了过擦除引起的读取和成像错误。本发明的复位方法，可以实现高分辨率复合介质栅 MOSFET 光敏探测器的快速复位，并且复位功耗很小，简单易实现。

附图说明

图1为复合介质栅MOSFET光敏探测器的单元结构，其中，101控制栅、102顶层介质层、103光电子存储层、104底层介质层、105源端、106漏端、107P型硅衬底。

图2为复合介质栅MOSFET光敏探测器的阵列结构。

图3为复合介质栅MOSFET光敏探测器像元成像原理图；1-光电子的产生、2-光电子的转移、3-光电子的隧穿、4-光电子的存储。

图4为本发明所述复合介质栅MOSFET光敏探测器的复位方法的电路图。

图5为本发明的复位电压脉冲时序图；501复位第一步、502复位第2步、503复位第3步。

图6为复合介质栅MOSFET光敏探测器的单元复位过程阈值电压变化图；601成像后阈值曲线、602复位第1步后阈值曲线、603复位第2步后阈值曲线、604复位第3步后阈值曲线（即下一次成像的初始阈值曲线）。

图7为复合介质栅MOSFET光敏探测器所有成像单元的阈值分别统计曲线； 701阵列成像后所有像元阈值电压分布曲线；702复位第1步后所有成像单元的阈值分布统计曲线；703复位第2步后所有成像单元的阈值分布统计曲线；704复位第3步后所有成像单元的阈值分布统计曲线。

图8为成像器件单元的栅极加正电压、源端加负电压时的能带图及FN隧穿图。