[发明专利]一种SRAM存储单元、SRAM存储器及其控制方法

权利要求书

1.一种SRAM存储单元，包括：

第一上拉晶体管和第一级联下拉晶体管，所述第一上拉晶体管与第一级联下拉晶体管的栅极连接在一起构成第一反相器，其中所述第一级联下拉晶体管由第一下拉晶体管和第三下拉晶体管级联构成；

第二上拉晶体管和第二级联下拉晶体管，所述第二上拉晶体管与第二级联下拉晶体管的栅极连接在一起构成第二反相器，其中所述第二级联下拉晶体管由第二下拉晶体管和第四下拉晶体管级联构成；

所述第一反相器与所述第二反相器交叉耦合。

2.根据权利要求1所述的存储单元，其特征在于，还包括第一传输晶体管和第二传输晶体管、第一位线、第一补充位线和第一字线。

3.根据权利要求2所述的存储单元，其特征在于，所述第三下拉晶体管的源极连接电源Vss，所述第三下拉晶体管的漏极连接所述第一下拉晶体管的源极和所述第一传输晶体管的源极。

4.根据权利要求1所述的存储单元，其特征在于，所述第一下拉晶体管的漏极连接所述第一上拉晶体管的漏极以及所述第二上拉晶体管的栅极。

5.根据权利要求2所述的存储单元，其特征在于，所述第四下拉晶体管的源极连接电源Vss，所述第四下拉晶体管的漏极连接所述第二下拉晶体管的源极和所述第二传输晶体管的源极。

6.根据权利要求1所述的存储单元，其特征在于，所述第二下拉晶体管的漏极连接所述第二上拉晶体管的漏极和所述第一上拉晶体管的栅极。

7.根据权利要求1所述的存储单元，其特征在于，所述第一上拉晶体管和第二上拉晶体管为PMOS晶体管，所述第一下拉晶体管、所述第二下拉晶体管、所述第三下拉晶体管和所述第四下拉晶体管为NMOS晶体管。

8.根据权利要求1所述的存储单元，其特征在于，所述第一上拉晶体管的源极和所述第二上拉晶体管的源极与电源Vdd相连。

9.根据权利要求2所述的存储单元，其特征在于，所述第一传输晶体管和第二传输晶体管的漏极分别连接所述第一位线和所述第一补充位线，所述第一传输晶体管和第二传输晶体管的栅极与所述第一字线相连。

10.根据权利要求2所述的存储单元，其特征在于，还包括第三传输晶体管和第四传输晶体管、第二位线、第二补充位线以及第二字线。

11.根据权利要求10所述的存储单元，其特征在于，所述第三传输晶体管和所述第四传输晶体管的漏极分别连接所述第二位线和所述第二补充位线。

12.根据权利要求10所述的存储单元，其特征在于，所述第三传输晶体管和所述第四传输晶体管的栅极与所述第二字线相连。

13.根据权利要求10所述的存储单元，其特征在于，所述第三下拉晶体管的漏极连接所述第一下拉晶体管的源极和所述第三传输晶体管的源极；所述第一下拉晶体管的漏极连接所述第一上拉晶体管的漏极、所述第二上拉晶体管的栅极和所述第一传输晶体管的源极。

14.根据权利要求10所述的存储单元，其特征在于，所述第四下拉晶体管的源极连接电源Vss，所述第四下拉晶体管的漏极连接所述第二下拉晶体管的源极和所述第四传输晶体管的源极；所述第二下拉晶体管的漏极连接所述第二上拉晶体管的漏极、所述第一上拉晶体管的栅极和所述第二传输晶体管的源极。

15.根据权利要求10所述的存储单元，其特征在于，所述第一传输晶体管、所述第二传输晶体管、所述第三传输晶体管和所述第四传输晶体管为NMOS晶体管。

16.一种SRAM存储器，其特征在于，所述SRAM存储器包括若干个如权利要求1-15中任一项所述的SRAM存储单元。

17.一种基于权利要求16所述的SRAM存储器的控制方法，其特征在于，所述控制方法包括：

对所述存储单元中的选定者进行写操作时，将与所述选定者对应的写字线设置为高电位，外围电路传递到位线对上的信息作为输入；以及

对多个所述存储单元中的选定者进行读操作时，将与所述选定者对应的读字线设置为低电位，将读位线设置为高电位，并将未选定者对应的读字线设置为高电位，以通过所述读位线读取所述选定者中的信息。