[发明专利]一种SRAM存储单元、SRAM存储器及其控制方法

说明书

本发明提供一种SRAM存储单元、SRAM存储器及其控制方法，所述存储单元包括：第一上拉晶体管和第一级联下拉晶体管，所述第一上拉晶体管与第一级联下拉晶体管的栅极连接在一起构成第一反相器，其中所述第一级联下拉晶体管由第一下拉晶体管和第三下拉晶体管级联构成；第二上拉晶体管和第二级联下拉晶体管，所述第二上拉晶体管与第二级联下拉晶体管的栅极连接在一起构成第二反相器，其中所述第二级联下拉晶体管由第二下拉晶体管和第四下拉晶体管级联构成；所述第一反相器与所述第二反相器交叉耦合。根据本发明的存储单元，可明显提高SRAM存储单元的读取静态噪声容限，提高了SRAM存储单元的读操作性能以及良率。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种SRAM存储单元、具有该SRAM存储单元的SRAM存储器及该SRAM存储器的控制方法。

背景技术

随着数字集成电路的不断发展，片上集成的存储器已经成为数字系统中重要的组成部分。SRAM(Static Random Access Memory，静态随机存取存储器)以其低功耗、高速的优点成为片上存储器中不可或缺的重要组成部分。SRAM只要为其供电即可保存数据，无需不断对其进行刷新。

静态噪声容限SNM是衡量存储单元抗干扰能力的一个重要参数，其定义为存储单元所能承受的最大直流噪声的幅值，若超过这个值，存储结点的状态将发生错误翻转。静态噪声容限包括读取静态噪声容限(read static noise margin，简称RSNM)和写噪声容限(Write Noise Margin，简称WNM)，其限制了SRAM存储单元的良率，因此在SRAM尺寸不断减小的现状下，如何维持足够大的RSNM和WNM以提升产品的良率仍然是目前需要研究的一个主要课题。

因此，有必要提出一种新的技术方案，以改善SRAM单元的静态噪声容限。

发明内容

针对现有技术的不足，本发明提供一种SRAM存储单元，包括：

第一上拉晶体管和第一级联下拉晶体管，所述第一上拉晶体管与第一级联下拉晶体管的栅极连接在一起构成第一反相器，其中所述第一级联下拉晶体管由第一下拉晶体管和第三下拉晶体管级联构成；

第二上拉晶体管和第二级联下拉晶体管，所述第二上拉晶体管与第二级联下拉晶体管的栅极连接在一起构成第二反相器，其中所述第二级联下拉晶体管由第二下拉晶体管和第四下拉晶体管级联构成；

所述第一反相器与所述第二反相器交叉耦合。

进一步，还包括第一传输晶体管和第二传输晶体管、第一位线、第一补充位线和第一字线。

进一步，所述第三下拉晶体管的源极连接电源Vss，所述第三下拉晶体管的漏极连接所述第一下拉晶体管的源极和所述第一传输晶体管的源极。

进一步，所述第一下拉晶体管的漏极连接所述第一上拉晶体管的漏极以及所述第二上拉晶体管的栅极。

进一步，所述第四下拉晶体管的源极连接电源Vss，所述第四下拉晶体管的漏极连接所述第二下拉晶体管的源极和所述第二传输晶体管的源极。

进一步，所述第二下拉晶体管的漏极连接所述第二上拉晶体管的漏极和所述第一上拉晶体管的栅极。

进一步，所述第一上拉晶体管和第二上拉晶体管为PMOS晶体管，所述第一下拉晶体管、所述第二下拉晶体管、所述第三下拉晶体管和所述第四下拉晶体管为NMOS晶体管。

进一步，所述第一上拉晶体管的源极和所述第二上拉晶体管的源极与电源Vdd相连。

进一步，所述第一传输晶体管和第二传输晶体管的漏极分别连接所述第一位线和所述第一补充位线，所述第一传输晶体管和第二传输晶体管的栅极与所述第一字线相连。

进一步，还包括第三传输晶体管和第四传输晶体管、第二位线、第二补充位线以及第二字线。