[发明专利]一种使用无锁定指示锁相环的SoC片内时钟生成电路有效
| 申请号： | 201410231058.7 | 申请日： | 2014-05-28 |
| 公开（公告）号： | CN103986460B | 公开（公告）日： | 2017-04-26 |
| 发明（设计）人： | 赵翠华;张洵颖;张丽娜;裴茹霞;杨博;李红桥;肖建青;娄冕 | 申请（专利权）人： | 中国航天科技集团公司第九研究院第七七一研究所 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08 |
| 代理公司： | 西安通大专利代理有限责任公司61200 | 代理人： | 徐文权 |
| 地址： | 710068 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 使用 锁定 指示 锁相环 soc 时钟 生成 电路 | ||
1.一种使用无锁定指示锁相环的SoC片内时钟生成电路，其特征在于，包括无锁定指示锁相环，计数锁定电路和时钟输出电路；
所述的计数锁定电路包括计数值寄存器(1)，加法器加数选择器(2)，加法器(3)，计数值选择器(4)，锁定寄存器(5)和计数值判定选择器(6)；计数值寄存器(1)的输出端输出计数值分别与加法器(3)的第一输入端、计数值判定选择器(6)的输入端和计数值选择器(4)的高电平选择输入端连接；加法器加数选择器(2)的高电平选择输入端连接低电平信号，低电平选择输入端连接高电平信号，输出端连接加法器(3)的第二输入端；加法器(3)的输出端连接计数值选择器(4)的低电平选择输入端；计数值选择器(4)的输出端连接计数值寄存器(1)的触发端；锁定寄存器(5)的输出端输出锁定信号，并分别连接到加法器加数选择器(2)的选择端和计数值选择器(4)的选择端；计数值判定选择器(6)的输出端连接锁定寄存器(5)的触发端，选择端连接锁定时间选择信号；计数值寄存器(1)和锁定寄存器(5)的时钟端分别连接外部时钟信号，复位端分别连接外部复位信号；
所述的时钟输出电路包括同步电路和与逻辑电路；经同步电路同步的锁定信号与无锁定指示锁相环输出的锁相环输出时钟信号分别连接到与逻辑电路的输入端，与逻辑电路的输出端输出时钟信号；
所述的无锁定锁相环时钟输入端连接外部时钟信号，复位输入端连接外部复位信号，配置输入端连接外部配置信号。
2.根据权利要求1所述的一种使用无锁定指示锁相环的SoC片内时钟生成电路，其特征在于，计数值判定选择器(6)包括计数值比较器组和多路选择器；计数值比较器组连接计数值寄存器(1)输出端输出的计数值，用于计数值与设定的不同比较数值进行数值比较，当计数值与比较数值相等时，判定结果为高，否则判定结果为低；设定的不同比较数值分别对应不同的锁定时间，多路选择器的选择端通过锁定时间选择信号选择相应计数值比较器的结果。
3.根据权利要求1所述的一种使用无锁定指示锁相环的SoC片内时钟生成电路，其特征在于，所述的同步电路包括复位端分别连接外部复位信号的第一级同步寄存器和第二级同步寄存器；第一级同步寄存器的输入端连接锁定寄存器输出端输出的锁定信号，输出端连接第二级同步寄存器的输入端，时钟端连接无锁定指示锁相环输出端输出的锁相环时钟信号；第二级同步寄存器的输出端连接与逻辑电路的输入端，时钟端通过反相器连接无锁定指示锁相环输出端输出的锁相环时钟信号。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航天科技集团公司第九研究院第七七一研究所，未经中国航天科技集团公司第九研究院第七七一研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410231058.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种具有定时功能的家电及其机械定时器
- 下一篇：一种小型按钮开关
