[发明专利]GaAs/AlGaAs半导体异质结结构的霍尔棒及其制作方法

权利要求书

1.一种GaAs/AlGaAs半导体异质结结构体，所述结构体包括GaAs/AlGaAs异质结基片，顶层金属栅极(300)，其中所述GaAs/AlGaAs异质结基片依次包括GaAs衬底(101)、AlGaAs缓冲层(102)、AlGaAs掺杂层(103)、AlGaAs隔离层(104)、表面的GaAs盖帽层(105)，其中GaAs衬底(101)中具有二维电子气区(106)。

2.根据权利要求1所述的GaAs/AlGaAs半导体异质结结构体，其中在所述GaAs/AlGaAs异质结基片上刻蚀出霍尔电子导通平台(100)，所述平台的深度为120nm-200nm。

3.根据权利要求2所述的GaAs/AlGaAs半导体异质结结构体，其中所述顶层金属栅极(300)在GaAs盖帽层(105)的上表面，位于霍尔电子导通平台(100)的中间位置。

4.根据权利要求2所述的GaAs/AlGaAs半导体异质结结构体，其中在所述平台(100)上曝光出多个接触窗口(201、202、203、204、205、206)，将Ni/AuGe金属材料分别渗入接触窗口(201、202、203、204、205、206)处的异质结基片中，穿过GaAs盖帽层(105)、AlGaAs隔离层(104)、AlGaAs掺杂层(103)、AlGaAs缓冲层(102)和GaAs衬底(101)的上部分到达二维电子气区(106)，形成欧姆金属电极。

5.根据权利要求1所述的GaAs/AlGaAs半导体异质结结构体，其中所述GaAs衬底(101)的厚度为300nm-800nm；和/或所述AlGaAs缓冲层(102)厚度为5nm-25nm；和/或所述AlGaAs掺杂层(103)厚度为15nm-25nm；和/或所述AlGaAs隔离层(104)的厚度为30nm-80nm；和/或所述GaAs盖帽层(105)厚度为3nm-15nm；和/或在所述AlGaAs缓冲层(102)、所述AlGaAs掺杂层(103)和所述AlGaAs隔离层(104)中，Al所占的比例为10％～70％；和/或所述AlGaAs掺杂层(103)掺杂的原子是Si原子，掺杂浓度为0.5-2.0×10¹⁸/cm³。

6.根据权利要求1或3所述的GaAs/AlGaAs半导体异质结结构体，其中顶层金属栅极(300)的材料为Ti和Au，Ti的厚度为5nm-15nm，Au的厚度为50nm-150nm。

7.根据权利要求1或4所述的GaAs/AlGaAs半导体异质结结构体，其中欧姆金属电极的材料为Ni和AuGe，Ni的厚度为10nm-30nm，AuGe的厚度为100nm-200nm。

8.一种GaAs/AlGaAs半导体异质结结构体的制作方法，所述方法包括以下步骤：

生长GaAs/AlGaAs异质结基片，该异质结基片包括GaAs衬底(101)、AlGaAs缓冲层(102)、AlGaAs掺杂层(103)、AlGaAs隔离层(104)、表面的GaAs盖帽层(105)和GaAs衬底(101)中的二维电子气区(106)；

在GaAs/AlGaAs异质结基片上刻蚀出窗口，形成霍尔电子导通平台(100)；

进行光学曝光套刻，曝光出欧姆接触窗口(201、202、203、204、205、206)，再沉积金属Ni和AuGe，形成欧姆金属电极；

将上述完成的GaAs/AlGaAs异质结基片退火，使得所述欧姆金属电极和所述二维电子气形成良好的欧姆接触；

对上述退火处理后的异质结基片再进行光学曝光套刻，曝光出需要的顶层金属栅极(300)的窗口，再沉积金属Ti和Au，制备出顶层金属栅极(300)，获得GaAs/AlGaAs半导体异质结结构体。