[发明专利]GaAs/AlGaAs半导体异质结结构的霍尔棒及其制作方法

说明书

技术领域

本发明涉及半导体领域，具体涉及一种GaAs/AlGaAs半导体异质结结构体及其制作方法，特别涉及一种GaAs/AlGaAs半导体异质结结构的霍尔棒。 

背景技术

随着微电子器件集成度的不断提高，单个处理器件单元的尺度越来越小。随着单个处理器件单元尺度呈指数式的减小，量子物理开始逐渐成为纳米级半导体芯片器件的物理基础。为了实现量子计算，科学家们经过多年的研究和发现，在很多体系中提出了多种可能实现的方案。门型栅极电控半导体量子器件和传统的硅基材料有很多的相似性，适合于半导体芯片的制作和大规模的电路集成，被认为是最有可能实现量子计算机的材料体系之一。现阶段主要有GaAs/AlGaAs，Si/SiO₂，Si/SiGe，graphene这几种材料上加工形成的量子器件以其较为稳定和受外界干扰较小而被大量研究。 

为了制备出性能较好的半导体量子器件，我们需要性能优良的材料以及根据二维电子气的性质进行更加优化的结构设计。二维电子气的性质主要是电子密度、电子迁移率以及半导体材料的均匀性和电子流动的稳定性等。我们要在这种半导体异质结构上做几百纳米大小的量子器件并进行低温下的微弱信号测量，对于材料的性能要求就更加苛刻了。现有的半导体异质结构基本都不能满足我们做量子器件的要求，在测量中存在通道电流的不稳定、耗散等问题，无法形成可以稳定的工作的量子器件。 

发明内容

本发明的目的针对上述现有技术的不足，提供一种GaAs/AlGaAs半导体异质结结构体及其制作方法。此异质结结构可以获得高电子密度和迁 移率的稳定的二维电子气用于量子器件的制作和实验研究，其上制作的结构体-霍尔棒可以系统的对异质结中二维电子气性质进行测量评估，从而对异质结结构设计进行反馈和优化。 

本发明的一个方面提供一种GaAs/AlGaAs半导体异质结结构体，所述结构体包括GaAs/AlGaAs异质结基片、顶层金属栅极300和欧姆金属电极，其中所述GaAs/AlGaAs异质结基片包括GaAs衬底101、AlGaAs缓冲层102、AlGaAs掺杂层103、AlGaAs隔离层104、表面的GaAs盖帽层105和GaAs衬底101中的二维电子气区106。 

在一个实施方案中，在所述GaAs/AlGaAs异质结基片上刻蚀出霍尔电子导通平台100，所述平台的深度为120nm-200nm，优选130nm-180nm，再优选140-170nm，最优选150nm。 

在一个实施方案中，其中所述顶层金属栅极300在GaAs盖帽层105的上表面，位于平台100的中间位置。 

在一个实施方案中，其中在所述平台100上曝光出多个接触窗口201、202、203、204、205、206，优选2-10个，再优选4-8个，最优选6个，其中将Ni/AuGe金属材料分别渗入接触窗口201、202、203、204、205、206处的异质结基片中，穿过表面的GaAs盖帽层105、AlGaAs隔离层104、AlGaAs掺杂层103、AlGaAs缓冲层102和GaAs衬底101的上部分到达二维电子气106，形成欧姆金属电极。 

在一个实施方案中，该GaAs/AlGaAs半导体异质结结构体是霍尔棒 

在一个实施方案中，GaAs衬底101的厚度为300-800nm，优选400-600nm，再优选450-550nm，最优选500nm。 

在一个实施方案中，AlGaAs缓冲层102厚度为5-25nm，优选8-20nm，再优选10-18nm，最优选15nm。 

在一个实施方案中，AlGaAs掺杂层103厚度为15-25nm，优选17-23nm，再优选18-22nm，最优选20nm。 

在一个实施方案中，AlGaAs隔离层104的厚度为30-80nm，优选35-70nm，再优选40-60nm，最优选50nm。 

在一个实施方案中，GaAs盖帽层105厚度为3-15nm，优选5-13nm，再优选7-11nm，最优选10nm。 

在一个实施方案中，AlGaAs缓冲层102、AlGaAs掺杂层103和AlGaAs隔离层104中，Al所占的比例为10％-70％，优选15％-50％，再优选20％-40％，最优选30％。